四月 15, 2020
06:27 PM
1 解答
四月 15, 2020
10:18 PM
那是要verilog 模型吧:
https://www.cypress.com/documentation/models/cy14b116n-cy14e116n-cy14b116m-verilog
这颗料(CY NvSRAM都)不支持JTAG,所以没有BSDL模型。
Roy Liu
3 回复数
四月 15, 2020
08:29 PM
用Xilinx FPGA去读写NVSRAM的数据。
四月 15, 2020
10:18 PM
那是要verilog 模型吧:
https://www.cypress.com/documentation/models/cy14b116n-cy14e116n-cy14b116m-verilog
这颗料(CY NvSRAM都)不支持JTAG,所以没有BSDL模型。
Roy Liu