CX3でのOutput pixel clockの設定

[TeMa_2997106]

CX3のMIPI Receiver Configrationの画面において、ISPの設定を反映させるとOutput Pixel ClockのMin値とMax値の規定が閾値が逆転し、非現実的な値になりどの値を入力してもエラーが出力されます。

無理やりこの設定のまま作成したFWで動作させようとすると、CX3はキャプチャ出力できるが、途中で画像停止してしまいます。(ISPからのMIPI出力は出ており、CX3からの出力が止まっている)。従って、設定自体がNGである可能性があります。

これは、CX3の性能限界によるものなのでしょうか。左側のMIPI CSI2 Inputs が CX3 の仕様範囲外ということでしょうか。どこか破綻する箇所があるかと思うのですが、どこを見るべきかがわかりません。

※CSI Rx ClockもNGとしてはじかれています。エラーメッセージは125MHzにしてください、とありますが136MHzなのに表示されています。

　Output Pixel ClockのNGと関連しているのかはわかりません。

宜しくお願いします。

[Takashi_M · Accepted solution]

イメージセンサーのH-Blankingをできるだけ高く設定してください。（これによりV-Blankingを減らして同じFrame rateを維持できます）。

またこの時、V-Blankingが約350usを下回らないようにしてください。 この最小要件（〜350us）の少し高い値でV-Blankingを構成してください。

[TeMa_2997106]

ご回答ありがとうございます。

Hを上げてVを下げるとOutput Pixel ClockのMinが下がるようですが、Pixel RateはISPのメモリに依存しそうですので、どこまで下げられるかは試してみます。

以上です。