2 Replies Latest reply on Nov 16, 2020 2:12 AM by NoTa_4591161

    Community Translation - Base Address of Flash Devices – KBA221223

    NoTa_4591161

      Hi,               

       

      I would like to translate KBA221223 into Japanese.

      Please confirm to my work.

       

      Thanks,

      Kenshow

        • 1. Re: Community Translation - Base Address of Flash Devices – KBA221223
          JuyoungJ_06

          Hello, Kenshow-san

          Confirm to work this KBA.

           

          Thanks,

          Jenna

          • 2. Re: Community Translation - Base Address of Flash Devices – KBA221223
            NoTa_4591161

            Hi Jenna-san,

                                            

            Japanese translation was over.
            Please check below.

             

            Original KBA:

            Base Address of Flash Devices – KBA221223

             

            Thanks.

            Kenshow

            ==============================

             

            タイトル: フラッシュデバイスのベースアドレス – KBA221223

             

            バージョン:**

             

            質問:

            フラッシュメモリデバイスのベースアドレスを定義するにはどうすればよいですか?

             

            回答:

            フラッシュメモリデバイスがプロセッサに接続されている場合、システム内のフラッシュチップのベースアドレスを定義する必要があります。プロセッサのメモリコントローラによって許可される任意のベースアドレスは、フラッシュベースアドレスとして定義できます。

             

            パラレルNORPNOR)、シリアルNORSNOR)、およびHyperBus™フラッシュデバイスには、プロセッサのメモリコントローラによってシステムアドレス空間にマップできるアドレス可能なメモリ空間を構成するフラッシュワードサイズの格納場所が含まれています。一般的なPNORおよびHyperFlashのワードサイズは16ビット(x16)または構成可能な8/16ビット(x8 / x16)です。現在市場に出回っているSNORデバイスは一律にx8です。最も単純なケースは、システムワードサイズがフラッシュワードサイズと等しい場合です。つまり、x8フラッシュアドレスとx8システムアドレス、x16フラッシュアドレスとx16システムアドレスなどです。通常、プロセッサのメモリコントローラでは、システムの初期化時にフラッシュベースアドレスとフラッシュメモリサイズをメモリコントローラに書き込むことにより、フラッシュアドレス空間をシステムアドレス空間にマッピングできます。

             

             

            フラッシュアドレス空間

            システムアドレス空間

            開始ワードアドレス

            0

            Base_addressword

            終了ワードアドレス

            Device_word_countword-1

            Base_addressword+ Device_word_count -1

             

            フラッシュメモリデバイスをシステムアドレス空間にマッピングする際の追加の考慮事項は次のとおりです。

             

            スモールシステムメモリウィンドウ

             

            一部のPNORメモリコントローラには、高密度フラッシュメモリチップ内のすべての場所にアクセスするのに十分なアドレスラインがない場合があります。この場合、メモリコントローラからの1つまたは複数のチップイネーブル信号をハイオーダーフラッシュアドレスラインとして使用して、システムメモリウィンドウを拡張できます。

             

            一部のPNORメモリコントローラのシステムウィンドウサイズは制限されている場合があります。この場合、システムメモリウィンドウを実行時にシフトして、フラッシュアドレス空間のさまざまなセクションをサンプリングできます。

             

            一部のSNORメモリコントローラは、3バイト(24ビット)アドレス指定に制限されており、128Mbまたは16MBの最大バイトアドレス指定可能スペースを提供します。この場合、フラッシュデバイスのバンクアドレスレジスタを変更することで、上位のフラッシュバンクにアクセスできます。または、4バイトアドレスを使用して、フラッシュデバイス内のすべての場所にアクセスすることもできます。

             

            フラッシュワードサイズがシステムワードサイズと異なる

             

            例えば:

             

            • 2x8 PNORは、x16またはx32システムアドレス空間にマッピングするために並列に配線されています
            • 2x16 PNORは、x32システムアドレス空間にマッピングするために並列に配線されています
            • 1x8 SNORは、x16またはx32システムアドレス空間にマッピングするために、シリアル1-I/O2-I/O、または4-I/Oで配線されています。
            • 2x8 SNORは、シリアル2x1-I/O2x2-I/O、または2x4-I/Oを介して並列に配線され、x16またはx32システムアドレス空間にマッピングされます。
            • 1x16 PNORまたはHyperFlashは、x16またはx32アドレス空間にマッピングするために通常配線されています

            これらの場合:

            • メモリコントローラの設定と信号接続がシステムワードアドレスをフラッシュワードアドレスに正しくマップしていることを確認します。
            • エンディアンは、完全なシステムワードでの読み取り/書き込み操作の問題ではありませんが、サブシステムワードの読み取り/書き込み操作の考慮事項です。そしてサイプレスによって工場でプログラムされたCFIまたはSFDPテーブルからリトルエンディアンのデータパターンを読み取るための考慮事項です。
            • コマンドパターンは2つの異なるフラッシュデバイスに並列に送信され、応答パターンは2つの異なるフラッシュデバイスから非同期に受信される可能性があるため、コマンド表示とデバイス応答バイトパターンも複数の並列フラッシュメモリの考慮事項です。

            ここですべてのシナリオを詳細に説明するには多すぎるケースがありますが、この記事では、システムがフラッシュアドレス空間をシステムアドレス空間にマッピングする方法に注意を払うことで、正しいアドレスマッピングと正しいデータエンコード/デコード操作を管理できることを示します。

             

             

            ==============================

            16-Nov-2020

            Kenshow