2 Replies Latest reply on Sep 25, 2020 3:06 AM by KaKi_1384211

    Community Translation - Constraints and Interchangeability of Data and Address pins in Async SRAMs

    KaKi_1384211

      Hi Jenna-san,

       

      I want to translate the following KBA into Japanese, please confirm to my work.

      Constraints and Interchangeability of Data and Address pins in Async SRAMs

       

      Thanks and regards,

      Kiku

        • 2. Re: Community Translation - Constraints and Interchangeability of Data and Address pins in Async SRAMs
          KaKi_1384211

          Hi Jenna-san,

           

          Thank you for your confirmation.

          I have translated the following KBA to Japanese.

          Constraints and Interchangeability of Data and Address pins in Async SRAMs

           

          /_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

          【タイトル】

          非同期SRAMのデータピンとアドレスピンの制約と互換性について

           

          【質問】

          Cypress非同期SRAMのアドレスピンは入れ替えできますか?

          また、Cypress非同期SRAMのデータピンは入れ替えできますか?

           

          【回答】

          非同期SRAMではアドレスピン(Ax) と任意のビット順序で割り当てることができます。

          例えば、CPUA15SRAMA0CPUA10SRAMA1に接続することもできます。

          従って、アドレスの割り当てはレイアウトやその他のボードレベルでの制約に応じて実施することができます。

          データシートで特に指定されていない限り、SRAMの内部アドレッシングの観点から制限はありません。

          同様にデータラインは特定のバイト内で任意の順序で割り当てることができます。

          例えば、CPUD0SRAMD4に、CPUD1SRAMD6に接続できます。

          但し、バイトレベルのアクセスが行われる場合、データビットの割り当てはバイト境界を越えて割り当てることはできません。

          例えば、SRAMの下位ビットのデータラインに接続されたCPUの上位ビットのデータはバイト固有の(下位バイト、または上位バイト)

          アクセスを実行すると期待通りの動作をしない可能性があります。そのような個別のバイトレベルのアクセスが行われない場合、

          割り当てはバイト境界を越えて拡張することもできます。

          _/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

           

          Thanks and regards,

          Kiku