2 Replies Latest reply on Aug 17, 2020 6:47 PM by KaKi_1384211

    Community Translation - Data Retention Procedure for Async SRAM's

    KaKi_1384211

      Hi Jenna-san,

       

      I want to translate the following KBA into Japanese, please confirm to my work.

      Data Retention Procedure for Async SRAM's

       

      Thanks and regards,

      Kiku

        • 1. Re: Community Translation - Data Retention Procedure for Async SRAM's
          JuyoungJ_06

          Hi, Kiku-san

          Confirm to work this KBA.

           

          Thanks,

          Jenna

          • 2. Re: Community Translation - Data Retention Procedure for Async SRAM's
            KaKi_1384211

            Hi Jenna-san,

             

            Thank you for your confirmation

            I have translated the following KBA to Japanese

            Data Retention Procedure for Async SRAM's

             

            _/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

            【タイトル】

            非同期SRAMのデータ保持手順について。

             

            【質問】

            Cypress非同期SRAMを使用して、バッテリーバックアップされたSRAM、及び RTCを設計します。

            そのため、数日間のバックアップ時間を確保するためにスーパーキャパシタを使用します。

            その際、/CE/WE/OEVccBATTにプルアップする必要はありますか?

            他に何か考慮する必要はありますか?

             

            【回答】

            /CE1をプルアップするだけで十分です。これによりChipの選択が解除されます。

            SRAMChipイネーブルピン(/CE1、またはCE2) のいずれかを使用して、Chipを選択、または 選択解除できます。

            この場合、/CE1を使用して、Chipの選択を解除する場合は、CE2を常にHighに接続された状態にします。

            /CEがプルアップされている時に/WE/OEを制御する必要はありませんが、/WE/CEがトグルしていると

            デバイスが電流を消費している可能性がありますので、注意してください。

            データを保持するために、Vcc0Vに落としてはいけません。

            SRAMがデータを保持できる最低限の電圧までしか、低下させることはできません。

            (データシートのデータ保持モードの特性に明記されています。)

            また、電圧をVcc以下に下げる前に、/CEをプルアップする必要があります。

            _/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

             

            Thanks and regards,

            Kiku