2 Replies Latest reply on Aug 11, 2020 8:01 PM by keni_4440091

    Community Translation - Interfacing FX2LP™ with Image Sensor – KBA95736

    keni_4440091

      Hi

       

      I want to translate KBA95736, please confirm to my work.

       

      Regards,

      Nino

        • 1. Re: Community Translation - Interfacing FX2LP™ with Image Sensor – KBA95736
          JuyoungJ_06

          Hi, Nino-san

          Confirm to work this KBA.

           

          Thanks

          Jenna

          • 2. Re: Community Translation - Interfacing FX2LP™ with Image Sensor – KBA95736
            keni_4440091

            タイトル:イメージセンサーとFX2LP™のインターフェース – KBA95736

             

            バージョン 2

             

            userc_45255 2015/01/30 6:40 に作成。chaitanyav_41 2018/02/11 23:14 に変更。

             

            Version: *A

             

            回答:

            高速USBコントローラーFX2LP CY7C68013Aは図1で示すようにイメージセンサーモード(ベンダーモード)で使用されることはできますか?

            1.イメージセンサーとのFX2LPインターフェース

            FX2LPピンの説明:

             

            • CLKOUTFX2LPはイメージセンサーに12-MHz24-MHzまたは48-MHzのクロックを供給できます。クロックソースとしてのFX2LPの使用は、イメージセンサーに対して余分な外部クロックソースの使用を回避できます。
            • IFCLKFDのデータ転送は、IFCLKと同期しています。
            • SLWRFX2LPをスレーブFIFOモードで使用している場合、SLWRは終端バッファへのデータ書込みのためにアサートされる必要があります。
            • PA0:このGPIOは、フレームの開始/終了を監視するために使用する事が可能です。通常のGPIOまたはVSYNCを監視するための割込みピンとしてPA0を使用する事ができます。
            • FD[7:0]FX2LPのポートB8-ビットパラレルインターフェースとして使用される必要があります。イメージセンサーが>8(<16)のデータラインの場合、上位8データラインを接続し、イメージセンサーの下位データラインはフローティングのままとしておくといいです。全てのデータライン>8(<16)を使用する場合、ポートBとポートDの両方を16ビットパラレルインターフェースとして使用します。この場合、FX2LPは余分な冗長ビットを追加するために、各ピクセルの2バイトの情報を渡します(データラインの数が>8(<16)の場合)。ホストアプリケーションはピクセルに関係ないビットを除外する必要があります。
            • I2CFX2LPI2Cマスターとして兼用可能です。I2Cインターフェースを使用してイメージセンサーレジスターを構成できます。

             

            イメージセンサーピン記述

            • XCLK:クロックの入力ピン。イメージセンサーが12-MHz24MHz、または48MHzクロックをサポートしない場合、外部クロックソースを使用する必要があります。
            • PIXCLK:イメージセンサーデータはPIXCLKに同期し、FX2LPIFCLKに接続される必要があります。PIXCLKの周波数は5-48 MHzの間に入る必要があります。
            • VYSNC:フレームの開始と終了を示すフレーム有効信号。
            • HSYNC:データライン上の有効データを示すライン有効信号
            • D[7:0]:イメージデータを運ぶ出力データライン
            • FX2LPFIFOADR0およびFIFOADR1ピンは、使用される終端バッファ毎にロジックHIGHまたはロジックLOWに接続される必要があります。

             

            下記のフローチャートはアプリケーションの概要を示します:

             

            ホストアプリケーションフローチャート

            FX2LPプロジェクトフローチャート

             

            注意:このフローチャートで示す1および2はただの参考点です。

            注意:FX2LPは、各々のフレームにおいてヘッダーおよびフッターを必要とするUVCクラスをサポートしません。8051 CPUは、フレーム間にヘッダーやフッターを挿入するには十分早くありません。従って、FX2LPUVCクラスを実装する場合、外部FPGAを使用する必要があります。FPGAはフレーム間にヘッダーおよびフッターを挿入する必要があり、FX2LPにデータを渡します。

             

            FX2LPを使用したUVCクラス実装のサンプルプロジェクトに関してはhttps://community.cypress.com/docs/DOC-14406を参照して下さい。

             

            サンプルプロジェクトを入手するためには技術サポートケースhttp://www.cypress.com/supportを作成して下さい。

             

            3289 閲覧 カテゴリ: USB: Low-Full-High speed peripherals  タグ: camera, ez-usb fx2lpa, cy7c68013a, ez-usb, fx2lp, image sensor