5 Replies Latest reply on Jul 15, 2020 6:50 PM by XinghaoZ_26

    CYW20706A2 GPIO测试 P24管脚(BT_CLK_REQ)无法拉低电频

    PeYu_4639956

      最近在使用CYW20706A2 在开发板做GPIO测试时,发现P24管脚(BT_CLK_REQ)在调用函数wiced_hal_gpio_configure_pin设置输出高电频后,使用万用表测得该脚输出3.252V,设置输出低电频后,使用万用表测得该脚输出2.978V。更换开发板后测试的数据差异不大。这是因为有哪个功能使能造成的吗?还是别的什么原因?