2 Replies Latest reply on Jun 14, 2020 10:43 PM by YaNi_3193241

    Community Translation - Interfacing SRAM JTAG Signals Using a Voltage Level-Shifter - KBA81536

    YaNi_3193241

      Hi,

       

      I want to translate KBA81536 into Japanese, please confirm to my work.

       

      https://community.cypress.com/docs/DOC-9420

       

      Thanks,
      Nishikawa

        • 1. Re: Community Translation - Interfacing SRAM JTAG Signals Using a Voltage Level-Shifter - KBA81536
          JuyoungJ_06

          Hello, Nishikawa-san

          Confirm to work this KBA.

          Thanks,

          Jenna

          • 2. Re: Community Translation - Interfacing SRAM JTAG Signals Using a Voltage Level-Shifter - KBA81536
            YaNi_3193241

            Hi Jenna-san,

            Thank you for your confirmation
            I have translated KBA81536 to Japanese.

             

            _/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

             

            Original KBA: KBA81536

             

            タイトル: 電圧レベルシフタを使用したSRAM JTAG信号のインターフェース – KBA81536

             

            ヴァージョン: **

             

            質問:
            複数の電圧ドメインのデバイス間でSRAM JTAG信号をインターフェイスするにはどうすればよいですか?

             

            回答:
            CMOS rail-to-rail出力信号を提供する電圧レベルシフターICを使用します。 オープンドレイン出力のレベルシフターICの使用は避けてください。

             

            拡張応答: システムボードには通常、複数の電圧ドメイン(3.3 V、1.8 V、1.2 Vなど)で動作する集積回路(IC)デバイスが含まれています。サイプレス同期メモリデバイスJTAG TAPモジュールは、IEEE 1149.1規格に完全に準拠しており、2つのタイプがあります:

             

              •   QDR SRAM:JEDEC標準1.8 V I / Oロジックレベルに準拠。
              •   Sync/NoBL:JEDEC標準の3.3 Vまたは2.5 V I/Oロジックレベルに準拠。

             

            これらのメモリデバイスを他のデバイスと共通のJTAGバウンダリスキャンチェーンを介して接続し、共通のTCKクロックを提供するには、信号電圧レベルをステップアップまたはステップダウンする必要があります。ほとんどの場合、これはディスクリート電圧レベルシフトICで行われます。Figure 1は、レベルシフトICを介して複数のASIC/FPGAおよびSRAMデバイスに接続されたTCK/TDI/TDO信号を示しています。

             

                                          Figure 1: 異なる電圧のデバイスでのJTAGスキャンチェーン

             

            KBA81536_fig1.jpg

             

            レベルシフトICの選択により、スキャンチェーン内の次のデバイスに到達する信号の立ち上がり時間と立ち下がり時間が決まります。サイプレスSRAMデバイスのJTAG I/Oバッファは、強力な信号スルーレートで動作するように設計されており、パスにレベルシフトICが存在すると、入力信号の品質に悪影響を与える可能性があります。ベストプラクティスとして、オープンドレイン出力を備えたレベルシフトICの使用を避けます。このタイプのレベルシフターは、出力高電圧(VOH)を達成するために抵抗プルアップを必要とします。レベルシフトICからメモリデバイスに向かう信号のスルーレートは、プルアップ抵抗の値に依存します; 抵抗値が高いほど、スルーレートは低くなり、逆も同様です。Figure 2は、このタイプのレベルシフターの出力波形を示しています。

             

                                          Figure 2: オープンドレイン出力のレベルシフターICの信号立ち上がり時間に対するプルアップ抵抗の影響

            KBA81536_fig2_1.jpgKBA81536_fig2_2.jpg

             

            TCKクロックの場合、遅い信号の立ち上がり時間と信号ノイズまたはVCC/GNDバウンスが組み合わさると、メモリデバイス内で誤ったクロックが発生する可能性があります。入力バッファは、十分に速い信号ランプレートのために信号ノイズの影響を受けない傾向があります。立ち上がりの遅い信号の場合、Figure 3に示すように、ノイズによって入力バッファがデバイス内部で誤った遷移を引き起こす可能性があります。

             

                                                                         Figure 3: TCK信号の表現

            KBA81536_fig3_1.jpgKBA81536_fig3_2.jpg

            Case1: ノイズのない高速ランプのTCK信号                   Case 2: ノイズのある高速ランプのTCK信号

             

            KBA81536_fig3_3.jpgKBA81536_fig3_4.jpg

            Case 3: ノイズのない低速ランプのTCK信号                                         Case 4: ノイズのある低速ランプのTCK信号

             

            Figure 3で、Case1とCase2は、高速立ち上がり信号のノイズありとノイズなしのTCK信号を表しています。 トリップ期間は、ノイズがゼロの場合が最も短く、信号に少量のノイズがある場合は比較的短くなります。入力バッファは、比較的小さなトリップ期間である程度のノイズを許容します。 Case3とCase 4は、立ち上がりの遅い信号に対するノイズのある場合とない場合のTCK信号を表しています。立ち上がりの遅い信号の入力バッファは、入力信号にノイズがないと仮定して、入力信号を確実にサンプリングできる場合があります。 ただし、すべてのシステムが信号にノイズを引き起こすため、これは現実的ではありません。信号はトリップポイントにずっと長く留まり、内部で1つ以上の誤った遷移を生成します。 TMS/TDI入力信号またはTDOからのスキャンチェーン内の次のデバイスへの出力信号でも、同じ効果が見られます。オープンドレイン出力レベルシフティングICがすでにシステムに組み込まれている場合、レベルシフティングICからのVOL信号がわずかに高くなる代わりに、小さい抵抗値を使用することにより、誤ったクロック/信号トリガーの問題を軽減できます。最適値を特定するには、さまざまなプルアップ抵抗値を試してみる必要があります。 サイプレスは、CMOS rail-to-rail出力を提供するレベルシフトICの使用を推奨しています。これにより、レベルシフトICからメモリデバイスとの間で強く駆動されるVOH/VOL信号が生成されます。 また、信号の立ち上がり時間と立ち下がり時間を1 V/ns以下に維持することをお勧めします。 Figure 4は、このタイプのレベルシフターの出力波形を示しています。

             

                                          Figure 4: CMOS出力付きレベルシフタICの出力波形

            KBA81536_fig4_1.jpgKBA81536_fig4_2.jpg

             

            _/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

            Thanks,
            Nishikawa