2 Replies Latest reply on May 19, 2020 5:23 PM by HiOm_1802421

    Community Translation - Defining and Implementing Mode Bits with S25FLxxxS Series Flash - KBA226707

    HiOm_1802421

      Hi,

      I want to translate the following KBA into Japanese, please confirm to my work.

      Defining and Implementing Mode Bits with S25FLxxxS Series Flash - KBA226707

       

      Omoi

        • 1. Re: Community Translation - Defining and Implementing Mode Bits with S25FLxxxS Series Flash - KBA226707
          AikoO_51

          Hi Omoi-san,

           

          I confirmed the KBA.

          Please work to do.

           

          Thanks,

          Aiko

          • 2. Re: Community Translation - Defining and Implementing Mode Bits with S25FLxxxS Series Flash - KBA226707
            HiOm_1802421

            Hi,

            I tried to translate this KBA226707 into Japanese.

             

            Defining and Implementing Mode Bits with S25FLxxxS Series Flash - KBA226707

            ==========

            タイトル:S25FLxxxSシリーズ フラッシュでのモード ビットの定義と実装

             

            バージョン:**

             

            質問:

            モード ビットとは何ですか?そして、S25FLxxxSシリーズのフラッシュにどのように実装されていますか?

             

            回答:

            モードビットは、同じタイプのリード コマンドを繰り返す場合に、SIOコマンドのオーバーヘッドを省きます。モード ビットはアドレスの後に続くことで、次のコマンドが明示的なコマンドではなく、暗示的なコマンドで同じタイプであることを示します。次のコマンドは命令バイトを提供せず、新しいアドレスとモード ビットのみを提供します。これにより、同じコマンド タイプのコマンド手順が繰り返される場合に、各コマンドの送信に必要な時間が短縮されます。リード データがホストに返送される前に、モード ビットの後にリード レイテンシ期間が続く場合があります。詳細については、S25FL512SまたはS25FL128S/FL256Sのデータシートを参照してください。

             

            高性能設定は、代替ソースSPIメモリと同等または高速のレイテンシ オプションを提供します。 これらの設定では、Quad I/O リード コマンドにのみモード ビットを提供します。 拡張高性能設定も同様に、追加の代替ソースSPIメモリと同等または高速のレイテンシ オプションを提供し、DDR Quad I/O、DDR Dual I/O、DDR Fast、Quad I/O、および Dual I/Oリード コマンド用のモード ビットを追加します。詳細については、S25FL512SまたはS25FL128S/FL256Sのデータシートを参照してください。

             

            実装:拡張高性能設定では、「モード ビット」は適切なリード(DDR Quad I/O、DDR Dual I/O、DDR Fast、Quad I/O、Dual I/O)操作の長さを制御します。「モード ビット」の上位ニブル(I/O[7:4]) と下位ニブル(I/O[3:0]) が相補的(例えば 5hとAh)である場合、デバイスは適切な連続リード操作に遷移し、適切なリード コマンドを必要とせずに次のアドレスを入力できます(CS#をハイに立ち上げてからローにアサートした後)。詳細については、S25FL512SまたはS25FL128S/FL256Sのデータシートを参照してください。

             

            モード ビット リセット(MBR FFh)コマンドは、デバイスを連続高性能および拡張高性能リード モードから通常のスタンバイ モードに戻して新しいコマンドを待つために使用できます。一部のデバイスパッケージにはハードウェア リセット入力がなく、連続高性能リード モードのデバイスは通常のSPIコマンドを認識しない場合があるため、デバイスはシステム ハードウェア リセットまたはソフトウェア リセット コマンドを認識しない場合があります。リセット信号が利用できない場合は、システム リセット後またはソフトウェア リセットを送信する前にMBRコマンドを使用して、デバイスが連続ハイ パフォーマンス リード モードから確実に解放されるようにする事を勧めます。MBRコマンドは、8SCKサイクルの間、SIまたは I/O0に1を送信します。このサイクル中、I/O1からI/O3は「入力無効」です。詳細については、S25FL512SまたはS25FL128S/FL256Sのデータシートを参照してください。

            注:データ返送中の任意の時点でCS#がハイに戻ると、各リード コマンドが終了します。適切な連続リード コマンドが選択されているときに、モード ビットが相補的でない場合、次にCS#をハイに立ち上げてから、ローにアサートすると、デバイスは適切な連続リード操作から解放されます。CS#は、データがホストに返送される前のモード ビットまたはダミー サイクル中にハイに戻ってはいけません。これによりモード ビットが誤ってキャプチャされる可能性があり、デバイスが拡張高性能リード モードのままであるかどうかを不確定にします。

             

            図1. 連続DDR Quad I/O リードの後続アクセス(3バイト アドレス、HPLC = 11b)

            image1.png

             

            図2. DDR Quad I/O リード初期アクセス(4バイト アドレス、EEhまたはEdh [ExtAdd = 1]、EHPLC = 01b)

            image2.png

             

            図3. 連続DDR Quad I/O リードの後続アクセス(4バイト アドレス、EHPLC = 01b)

            image3.png

             

            図4. モード ビット(MBR FFh)リセット コマンド シーケンス

            image4.png

             

            ==========

            BR,

            Omoi