1 Reply Latest reply on May 7, 2020 11:25 PM by HiOm_1802421

    Community Translation - Analog Routing Rules in PSoC 4 BLE – KBA95947

    HiOm_1802421

      Hi,

      Currently I'm working on translation of this KBA.

       

      Omoi

        • 1. Re: Community Translation - Analog Routing Rules in PSoC 4 BLE – KBA95947
          HiOm_1802421

          Hi,

          I tried to translate this KBA95947 into Japanese.

           

          Analog Routing Rules in PSoC 4 BLE – KBA95947

          ==========

          タイトル:PSoC 4 BLEのアナログ ルーティング ルール

           

          バージョン:*A

           

          質問:

          PSoC   4 BLEのアナログ ルーティングのルールは何ですか?

           

          回答:

          PSoC 4 BLEのアナログブロックには、以下の高レベルのルーティングルールと見込みがあります。図1は、配線図とチップ内のアナログブロックを示しています。

           

          図1:PSoC 4 BLEのアナログ ルーティング

          Image.jfif

           

          SAR ADC

          PSoC 4 BLEには、シーケンシャルSAR ADCブロックがあります。ルーティング ルールは次の通りです。

          1. SAR-ADC入力は、次のいづれかにルーティング出来ます。
            • ポート3 外部ピン
            • AMUX-A / AMUX-B:これらは、すべてのポートピンを含む、チップ内の他の複数のブロックに接続できます。
            • オペアンプ出力 (CTBm セクションを参照)
            • 温度センサ
          2. ルーティングは、SARシーケンサー、ファームウェア、またはDSI(UDB)を介して制御できます。
          3. ポート3入力のルーティング:
            1. シングルエンド チャネル入力は、ポート3の任意のピンに配置できます。
            2. 差動チャネルが1つだけの場合、入力はポート3の任意のピンに配置できます。
            3. 複数の差動チャネルの場合、正入力は偶数ピン(0、2、4、6)である必要があり、負入力はポート3の連続する奇数ピン(1、3、5、7)である必要があります。たとえば、1つのチャネルにP3.0 / P3.1を使用し、他のチャネルにP3.4 / P3.5を使用します。
              この制約は、シーケンサーを使用してルーティングを制御するときに適用されます。このルーティングに従わない場合、SARシーケンサーはAMUXを使用してコンポーネントを配置しようとします。ファームウェア制御またはDSI制御のルーティングでは、この制約はありません。
            4. ポート3のピンをADCの入力として使用する場合、ポート2の対応するピンをAMUXバスに接続することはできません。たとえば、ピンP3.0がADCの入力として使用されている場合(シングルエンドモードでも差動でも)、ピンP2.0はどのAMUXバスにも接続できません。この制限は、PSoC Creator™がポート3のシーケンサー制御スイッチを使用して入力を接続する場合にのみ適用されることに注意してください。ただしPSoC Creatorは、シーケンサー制御のポート3スイッチを使用する代わりに、ポート3ピンからの入力がAMUXバス経由でルーティングできるかどうかを最初に確認します。AMUXバスが他のリソースでも必要な場合は、エラーになります。
          4. チャネル入力がポート3以外のポートの場合、AMUX-A / Bバスを使用して入力をそのピンにルーティングします。ここでは、2つのシングルエンドチャネルまたは1つの差動チャネルを使用できます。

           

          CTBm(オペアンプ)

          PSoC 4 BLEには2つのCTBmブロックがあります。 各CTBmには2つのオペアンプ(Opamp0とOpamp1)があり、そのルーティングの詳細は以下のとおりです。

          1. 正端子:各オペアンプの正端子は、2つの固定GPIOの1つ、または2つのAMUXバスの1つに接続できます。
            Opamp0の場合、入力は対応するポートのピン0、またはピン6、またはAMUX-Aに接続できます。
            Opamp1の場合、入力は対応するポートのピン5、またはピン7、またはAMUX-Bに接続できます。
          2. 負端子:各オペアンプの負端子は、固定GPIOまたはオペアンプの出力に接続できます。
            Opamp0の場合、GPIOは対応するポートのピン1です。
            Opamp1の場合、GPIOは対応するポートのピン4です。
          3. 出力端子:オペアンプの出力端子は、GPIOに接続するか、SARBUSを介してSAR-ADCに接続できます。
            Opamp0の場合、出力は対応するポートのピン2、またはSARBUS0に接続できます。
            Opamp1の場合、出力は対応するポートのピン3、またはSARBUS0、またはSARBUS1に接続できます。

          CTBm0はポート2に関連付けられており、CTBm1はポート1に関連付けられています。

           

          CapSense

          CapSenseブロックは、AMUXバスを介して任意のGPIOに接続できます。 また、CapSenseのIDACブロックはAMUXバスに接続でき、AMUXバスはGPIOまたはオペアンプに接続できます。

          CapSense CMODおよびCSH_TANKピンは、それぞれP4[0]およびP4[1]に接続されています。他のピンをこの目的で使用する必要がある場合は、AMUXバスを使用してこれらのGPIOに接続する必要があります。

           

          低電力コンパレータ

          チップには2つの低電力コンパレータ(LPCOMP0、LPCOMP1)があります。 ルーティングは次のとおりです。

          1. 入力:
            LPCOMP0入力端子は、正入力の場合はP0[0]、負入力の場合はP0[1]です。
            LPCOMP1入力端子は、正入力の場合はP0[4]、負入力の場合はP0[5]です。
          2. 出力:
            LPCOMP出力トグル(エッジ)は、信号の変化を検出するために使用できる割り込みをトリガーできます。
            LPCOMP出力は、DSIを介してGPIOまたはチップの他のブロックにルーティングすることもできます。

           

          アナログルーティングの詳細については、PSoC 4 BLE Architecture TRMを参照してください。

          ==========

           

          BR,

          Omoi