1 Reply Latest reply on May 7, 2020 6:59 PM by YuxianL_01

    External clock input about Cy8c4045?

    DeXi_1316761

      HI,

            为了得到更精确的时钟,我们需要连接外部时钟。

           1、对于Cy8C4045的外部时钟输入只能通过默认的P0.6连接外部时钟输入。是这样吗?

           2、P0.6直接连接外部时钟,电路上有什么特殊要求吗?

           3、在Clock配置界面,使能外部时钟(EXTCLK)。若同时把HFCLK的配置也选择为EXTCLK,是不是这样编译下载后,芯片上电就是使用的EXTCLK作为主时钟? 还是需要把HFCLK配置为IMO,然后在主函数的开头再通过API切换到EXTCLK?、

            期待回复中。

        • 1. Re: External clock input about Cy8c4045?
          YuxianL_01

          1. 时钟只能通过 P0[6] 来导入,这是芯片内部的 clock tree 硬件决定的,这个更改不了。

          2. P0[6] 一般连接外部有源晶振或者其他电路提供的晶振数字信号。数据手册对这个输入信号有明确的要求,其中包括:

          (1) 输入频率 <= 48MHz

          (2) 输入信号的占空比在 45%~55%(包括 45% 和 55%)。

          (3) 输入信号的幅值需要满足数字 IO 的 VIL 和 VIH 的要求,也就是低电平要小于 0.3*VDDD, 高电平要 > 0.7VDDD。 常用的就是直接提供一个摆幅为 0V~VDDD 的时钟输入信号。

           

          3. 客户要做的就是在 Creator-->Clock Editor 中使能 EXTCLK 并且把 HFCLK 的 source 设置成 EXTCLK,其他的所有操作都是有系统自动完成的(比如芯片上电过程中其实是依靠 IMO 启动,然后再切换到 EXTCLK),客户不需要做任何额外操作。