2 Replies Latest reply on May 7, 2020 2:13 AM by JuyoungJ_06

    Community Translation - Successive Approximation Register ADC 12-bit Resolution over 0-VDDA – KBA222392

    HiOm_1802421

      Hi,

      Currently I'm working on translation of this KBA.

       

      Omoi

        • 1. Re: Community Translation - Successive Approximation Register ADC 12-bit Resolution over 0-VDDA – KBA222392
          HiOm_1802421

          Hi,

          I tried to translate this KBA222392 into Japanese.

           

          Successive Approximation Register ADC 12-bit Resolution over 0-VDDA – KBA222392

          ==========

          タイトル:0-VDDAでの 逐次比較レジスタ型ADC 12ビット分解能

           

          バージョン:**

           

          質問:

          0-VDDAの入力範囲のシングルエンド 符号なし モードで動作している場合、PSoC   4 の逐次比較レジスタ型(SAR) ADCで12ビットの解像度を得るにはどうすればよいですか?

           

          回答:

          SAR ADCから12ビットの分解能を得るには、シングルエンドの負入力をVrefに接続します。下表に結果レジスタのカウントの範囲を示します。

          シングル/差動

          符号あり/なし

          シングルエンド 負入力

          -入力

          +入力

          結果レジスタ

          シングル

          符号あり

          Vss

          Vss

          Vref

          Vss

          -noise

          0x07FF

          0x0000

          0xFFxx

          シングル

          符号あり

          外部

          Vneg

          Vneg+Vref

          Vneg

          Vneg-Vref

          0x07FF

          0x0000

          0xF800

          シングル

          符号なし

          Vref

          Vref

          2*Vref

          Vref

          Vss

          0x0FFF

          0x0800

          0x0000

          シングル

          符号あり

          Vref

          Vref

          2*Vref

          Vref

          Vss

          0x07FF

          0x0000

          0xF800

          差動

          符号なし

          N/A

          Vx

          Vx+Vref

          Vx

          Vx-Vref

          0x0FFF

          0x0800

          0x0000

          差動

          符号あり

          N/A

          Vx

          Vx+Vref

          Vx

          Vx-Vref

          0x07FF

          0x0000

          0xF800

           

          Vref Select の値が VDDA/2 に設定されている場合、変換範囲は0からVDDAです。これは完全な12ビット分解能です。

           

          Image.png

           

          SAR ADCは、完全な差動アーキテクチャであり、差動動作モードで12ビットの制度を提供するように最適化されています。SAR ADCの入力範囲は Vn ± Vref です。負入力を固定する事により、SAR ADCをシングルエンドモードで構成できます。負入力がVSSに固定されている場合、正入力の信号がVSSを下回ることは出来ないため、変換は11ビットの精度しかありません。負入力を VDDA/2 に固定すると、0からVDDA の範囲で完全な12ビットの解像度が得られます。

          ==========

           

          BR,

          Omoi

          • 2. Re: Community Translation - Successive Approximation Register ADC 12-bit Resolution over 0-VDDA – KBA222392
            JuyoungJ_06

            Hello, Obana san

            We receive your translation, it will be published to KBA to Community.

            After upload, You will receive the points as the word of KBA.

             

            Due to the current delay of internal review, Please bear with me for the delayed the response.

            It could be delayed, but it will be processed soon.

             

            Thanks for your contribution to CDC!

            Will keep you update the status.

             

            Thanks,

            Jenna Jo