1 Reply Latest reply on Apr 8, 2020 6:44 PM by YuxianL_01

    CY7C1470V33的zz管脚(控制sleep模式)低电平要求多大的电压范围

    yaya_4678691

      我在用FPGA控制zz做sram的写读测试时发现不管zz接1 0或者不接时sram都没有被写进数据,我看datasheet发现测试时zz接的电压小于0.2V,我想请教下是否zz管脚拉低只能在板卡上接地,对于FPGA的LVCMOS33的0输出不能用于控制ZZ管脚