1 Reply Latest reply on Apr 19, 2020 6:06 PM by JuyoungJ_06

    Community Translation - PSoC 4 Smart IO Pin Assignment - KBA229657

    YoOb_1790021

      Hi,

       

      I tried to translate this KBA229657 into Japanese.

       

      PSoC 4 Smart IO Pin Assignment - KBA229657

      https://community.cypress.com/docs/DOC-19116

      ----------------------------------

      タイトル:PSoC 4 Smart IO ピン配置について

       

      質問:

      PSoC® 4 プロジェクトにおいて Smart IO 使用されるとき、プロジェクトのビルド中に図1に示すエラーが発生します。これらのエラーの理由は何でしょうか?

       

      図1.エラーリスト

       

      回答:

      これらのエラーは、内部配線の制限が原因で発生します。一部の固定機能やブロックには、複数の専用GPIOピンがあります。そのようなピンがGPIOコンポーネントに割り当てられている場合、その機能やブロックの同じピンを別のGPIOを介して Smart IO の入力に接続しないでください。

       

      例えば、PSoC 4100S Plusでは、PWM_1 インスタンスのライン出力を Smart IO 入力と P2[4] に直接割り当てることができます。しかしながら、もし P3[0] がPWM_2インスタンスのライン出力として割り当てられている場合には、図に示すエラーが発生します。これは、P2[4] と P3[0] の両方とも TCPWM[0]ブロックの専用出力ピンのためです。つまり、PWM_1 と PWM_2 は、TCPWM[0]ブロックの複製されたインスタンスであり、それは PSoC Creator™ で許可されていません。

       

      詳細については、サイプレス コミュニティにアクセスするか、サイプレス セールス チームにお問い合わせください。

       

      参照文書:

      ----------------------------------

       

      Best regards,

      obana