1 Reply Latest reply on Apr 16, 2020 7:24 PM by JuyoungJ_06

    Community Translation - K/K# Clocks Routing for QDR®II/II+/DDRII/DDRII+ SRAMs – KBA89248

    YoTa_1693656

      Hi,

       

      I tried to translate this KBA89248 into Japanese.

      K/K# Clocks Routing for QDR®II/II+/DDRII/DDRII+ SRAMs – KBA89248

      https://community.cypress.com/docs/DOC-10914

      ==========

      タイトル:

      QDR®II/II+/DDRII/DDRII+ SRAMsのK/K# Clocksクロックのルーティング – KBA89248

       

      質問:

      PCBルーティングの中でK/K#クロックをシングルエンドまたは差動信号として扱う必要がありますか?

       

      回答:

      K/K#クロックをシングルエンドとして扱い、互いに分離された独立のトレースとしてルーティングをする必要があります。

      しかしながら、レシーバー側でこれらクロック間のタイミングの問題とスキューを最小限に抑えるため、PCB上のこれら2つのトレースの長さは同じでなければなりません。

      それらクロック信号は、正確には差動信号ではなく、疑似差動クロックです。両クロック信号は、互いに180度の位相差があるシングルエンド信号です。

      他の信号と同様に、VTTへのプルアップ抵抗で終端するべきです。

      ==========

       

      BR,

      Takano