PSoC creator4.2遇到的迫切问题

公告

大中华汽车电子生态圈社区并入开发者社区- 更多资讯点击此

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
lock attach
Attachments are accessible only for community members.
ViSh_3577471
Level 2
Level 2
10 replies posted 5 replies posted 10 questions asked

您好,我有几个关于器件引脚连接的问题想请教!期盼您能按条目次序回答,谢谢您!

1.一个器件输出连接至另一个器件输入的问题。比如两个器件VDAC跟COMP,我想把VDAC的输出作为比较器的参考电压,请问可以直接连接吗?我做了三次试验,第一次之间连接报错,第二次VDAC输出引脚接线上引一根线到COMP负端也报错,第三次 VDAC输出一个引脚,COMP再接入一个新的引脚,成功!请问这是为什么?

2.一个器件输出至外接器件再接回PSoC引脚问题。比如我想用IDAC外接一个电阻,再接PSoC电压跟随器,构成类似VDAC功能,这中间IDAC需要用到一个输出引脚,OPA也需要一个输入引脚,请问这两个可以在原理图上直接连接起来吗?

3.两个器件共用同一对输入引脚问题。比如我有两个模拟输入引脚需要连到两个器件上,请问这两个器件的输入可以直接相连吗?

4.我只是放了1个IDAC,1个VDAC,为什么会出现这种冲突呢?报错信息是unable to place component“VDAC”,either the design is bigger than this chip can handle,or the design is  over-constrained.

以上疑问报错图片如下所示,图片上为全部使用的资源,相关project见附件!

另外,还有几个问题

5.请问ADC采样率除了在配置窗口中修改以外,是否可以通过什么API函数进行修改呢?

6.我想外接一个TFT屏幕,请问是否需要在原理图中添加GraphicLCDIntf这个组件呢,另外PSoC是怎么支持EMWIN的,我大致需要怎么移植?

7.请问global signal 这个组件的作用是什么,是可以控制某个器件触发功能?还是相应的器件如果触发了,这个global signal组件也会收到信号?

8.请问报错信息中会提到net 85,net 493,请问我怎么能知道是哪个器件的接线有问题呢?错误信息的意思: No drivers on signal “Net_85",bit(s)"0"

9.如图所示,我generate成功以后之前出现过的error为什么不会清空呢?

pastedImage_7.png

问题比较杂乱,但都是想不明白的,请您谅解!

祝好!

pastedImage_4.png

0 点赞
1 解答
LinglingG_46
Moderator
Moderator
Moderator
500 solutions authored 1000 replies posted 10 questions asked

1: 你描述的第一个问题,是可以连接的,我不能复现你说的现象,建议你选择clean and Build。

2: 可以连接在一起,但是需要接对地的电阻。

3:可以直接连接。

4:只放一个IDAC7 和一个VDAC12 不会出现资源不够的情况,你可以看你生成的rpt文件,你具体用了什么资源。

5:关于scan rate看组件的datasheet,上面有解释。

6:请自己阅读creator 当中提供的示例工程CE 223726:https://www.cypress.com/documentation/code-examples/ce223726-psoc-6-tft-display-interface-emwin-grap...

7:双击错误会有提示的。

8:拖一个global signal的组件,打开组件的datasheet,然后找到:When to use Global Signal Reference

看完你就知道global signal 的作用了,这些多功能的组件,不是一两句话就可以介绍好的,你需要自己去看文档。

9:选择 clean and build again. 这样就可以让之前的生成的代码清掉重新生成代码。

在原帖中查看解决方案

0 点赞
2 回复数
LinglingG_46
Moderator
Moderator
Moderator
500 solutions authored 1000 replies posted 10 questions asked

1: 你描述的第一个问题,是可以连接的,我不能复现你说的现象,建议你选择clean and Build。

2: 可以连接在一起,但是需要接对地的电阻。

3:可以直接连接。

4:只放一个IDAC7 和一个VDAC12 不会出现资源不够的情况,你可以看你生成的rpt文件,你具体用了什么资源。

5:关于scan rate看组件的datasheet,上面有解释。

6:请自己阅读creator 当中提供的示例工程CE 223726:https://www.cypress.com/documentation/code-examples/ce223726-psoc-6-tft-display-interface-emwin-grap...

7:双击错误会有提示的。

8:拖一个global signal的组件,打开组件的datasheet,然后找到:When to use Global Signal Reference

看完你就知道global signal 的作用了,这些多功能的组件,不是一两句话就可以介绍好的,你需要自己去看文档。

9:选择 clean and build again. 这样就可以让之前的生成的代码清掉重新生成代码。

0 点赞

您好,我之前试过clean and build但是引脚问题仍然存在,我用的资源很少就图片上这些,可能是引脚布线问题,相关工程在附件当中,您能帮我看下吗

0 点赞