CY15B102QNの初期化について

Tip / ログイン to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
HiKu_1337496
Level 5
Level 5
Distributor - TED (Japan)
10 solutions authored 100 sign-ins 50 questions asked

対抗側のデバイス(CPU側)は、電源監視ICのリセットが接続されており、電源電圧が低下した際、
リセットがアサートされ初期化されます。

しかしながら、このデバイスでは、リセット入力がなく、対抗デバイスと同様に電源監視ICで

初期化ができません。

対抗側と同じように初期化させたい場合、どのような手法がとれるか教えて頂けますか。

また、動作中に電源遮断が発生した場合、アクセス中のアドレスでデータ化けが起こりえるものでしょうか。

熊田

0 件の賞賛
1 解決策
ShupingZ_76
Employee
Employee
50 solutions authored 25 solutions authored 10 solutions authored

対抗側のデバイス(CPU側)は、電源監視ICのリセットが接続されており、電源電圧が低下した際、リセットがアサートされ初期化されます。

しかしながら、このデバイスでは、リセット入力がなく、対抗デバイスと同様に電源監視ICで初期化ができません。

対抗側と同じように初期化させたい場合、どのような手法がとれるか教えて頂けますか。

→シリアルインターフェース(SPI, I2Cなど)の不揮発性メモリー(F-RAM, E2PROM)の場合、基本的にはリセット入力と言うものは無く、電源投入時に内部で生成されるPOR (Power On Reset)信号にて内部リセットされるのが一般的です。

このPOR信号のしきい値は、Vddの立ち上がりの0.6v近辺(保証値ではありません)で、生成されます。

Vddの立ち上がりと立下りのタイミングについての詳細は、データシートの、Power Cycle timingを参照ください。

pastedImage_6.png

また、動作中に電源遮断が発生した場合、アクセス中のアドレスでデータ化けが起こりえるものでしょうか。

→CY15B102QNの場合、Vddの動作スペックが1.8v~3.6vですので、この範囲を超えた場合には、スペック違反となりますので、動作の保証はできません。

つまり、Vddが突然、遮断された場合(1.8vを下回り)、製品の内部としては、不定状態になります。

データ化けについては、実力値として問題は無いかもしれませんが、データ化けが起こらないと言う保証はできません。電源設計の際に、Power Cycle timingを遵守し、F-RAMへのアクセス中に電源が遮断されることのないように回避してください。

元の投稿で解決策を見る

0 件の賞賛
3 返答(返信)
ShupingZ_76
Employee
Employee
50 solutions authored 25 solutions authored 10 solutions authored

対抗側のデバイス(CPU側)は、電源監視ICのリセットが接続されており、電源電圧が低下した際、リセットがアサートされ初期化されます。

しかしながら、このデバイスでは、リセット入力がなく、対抗デバイスと同様に電源監視ICで初期化ができません。

対抗側と同じように初期化させたい場合、どのような手法がとれるか教えて頂けますか。

→シリアルインターフェース(SPI, I2Cなど)の不揮発性メモリー(F-RAM, E2PROM)の場合、基本的にはリセット入力と言うものは無く、電源投入時に内部で生成されるPOR (Power On Reset)信号にて内部リセットされるのが一般的です。

このPOR信号のしきい値は、Vddの立ち上がりの0.6v近辺(保証値ではありません)で、生成されます。

Vddの立ち上がりと立下りのタイミングについての詳細は、データシートの、Power Cycle timingを参照ください。

pastedImage_6.png

また、動作中に電源遮断が発生した場合、アクセス中のアドレスでデータ化けが起こりえるものでしょうか。

→CY15B102QNの場合、Vddの動作スペックが1.8v~3.6vですので、この範囲を超えた場合には、スペック違反となりますので、動作の保証はできません。

つまり、Vddが突然、遮断された場合(1.8vを下回り)、製品の内部としては、不定状態になります。

データ化けについては、実力値として問題は無いかもしれませんが、データ化けが起こらないと言う保証はできません。電源設計の際に、Power Cycle timingを遵守し、F-RAMへのアクセス中に電源が遮断されることのないように回避してください。

0 件の賞賛
HiKu_1337496
Level 5
Level 5
Distributor - TED (Japan)
10 solutions authored 100 sign-ins 50 questions asked

ご回答ありがとうございます。

書き込み動作中の電源喪失およびパワーサイクルタイミングでアクセスが許可されていない時間の、

デバイスの保護の仕方について教えていただきたく思います。

RESETピンがあるデバイスの場合は、システムのRESET信号をRESETピンとつなげるなどして

上記時間デバイスを保護するかと思うのですが、

本デバイスのようにRESETピンがない場合に同様のことをしたい場合どうすればいいのでしょうか。

推奨回路はありますでしょうか。

熊田

0 件の賞賛

推奨回路につきまして、AN89659AN304をご参照ください。

pastedImage_0.png

CY15B102QNの場合、/HOLDではなく、DNUになりますので、データシートの内容を参照し、フローティングにするか、VDDに接続してください。

0 件の賞賛