CY7C1470V33的地址总线和数据总线和PIN脚是如何对应?

公告

大中华汽车电子生态圈社区并入开发者社区- 更多资讯点击此

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
user_4621486
Level 1
Level 1
First question asked

你好!CY7C1470V33的地址总线标记为A,如何把A2~A20分配到对应的PIN脚 ?同理数据总线如何区分?

数据手册中Boundary Scan Order的表格中bit和ball ID表示什么意思?以前用ISSI的SRAM,如下图,数据手册中bit对应的有信号的定义,地址总线A的定义比较清楚,现在用CY7C系列,不知道怎么使用,请解释下,谢谢

批注 2020-01-10 201109.png

批注 2020-01-10 201109.png

0 点赞
1 解答
Roy_Liu
Moderator
Moderator
Moderator
5 comments on KBA First comment on KBA 10 questions asked

可以为地址引脚(A)分配任何位顺序。 只有A1和A0必须具有特定的位顺序, 这些位是实现SRAM突发功能所必需的。 这些引脚的硬件接线可确保将数据写入和读取所需的位置。

IO引脚(DQ)也可以分配任何位顺序,包括字节使能功能,以简化具有动态总线设备的设计。

参考Address and I/O Pin Order Flexibility for the Standard Synchronous and NoBL™ SRAMs

数据手册中Boundary Scan Order的表格中bit和ball ID表示 SCAN 的这些位的连接顺序,每一位对应于SRAM封装上的一个焊球。这个不是指导硬件设计的。

Roy Liu

在原帖中查看解决方案

0 点赞
1 回复
Roy_Liu
Moderator
Moderator
Moderator
5 comments on KBA First comment on KBA 10 questions asked

可以为地址引脚(A)分配任何位顺序。 只有A1和A0必须具有特定的位顺序, 这些位是实现SRAM突发功能所必需的。 这些引脚的硬件接线可确保将数据写入和读取所需的位置。

IO引脚(DQ)也可以分配任何位顺序,包括字节使能功能,以简化具有动态总线设备的设计。

参考Address and I/O Pin Order Flexibility for the Standard Synchronous and NoBL™ SRAMs

数据手册中Boundary Scan Order的表格中bit和ball ID表示 SCAN 的这些位的连接顺序,每一位对应于SRAM封装上的一个焊球。这个不是指导硬件设计的。

Roy Liu
0 点赞