1 Reply Latest reply on Jun 19, 2019 9:07 PM by RoyL_01

    CY7C1625KV18 layout issue

    GaCh_1398516

      Hello,

       

      我們設計一個使用8顆QDR-II的Memory board。在設計LAYOUT方面參考AN4065 QDR-II Design Guide。但是文件上面沒有提到Data與address的Trace長度需要參考那個部分?

      Clock signal 是差動訊號嗎?

      是否有Layou的設計文件可以參考?

      謝謝