1 Reply Latest reply on Jul 24, 2018 2:49 AM by TakahiroK_16

    HyperFlashの読み出しについて (Linear Burst / Wrapped Burst)

    HINA_2218186

      データシートのProduct Overviewに

      When configured in linear burst mode, while a page is being burst out, the device will automatically fetch the next sequential page from the MirrorBit flash

      memory array. This simultaneous burst output while fetching from the array allows for a linear sequential burst operation that can provide a sustained output of 333 MB/s data rate (1-byte (8-bit data bus) * 2 (Data on both clock edges) * 166 MHz = 333 MB/s).

      とあります。

      この、あるPageのデータを出力しながら、同時に次のPageのデータをFetchする、という動作は、Linear Burstでのみ働きますか?

      また、Linear Burstで、Page boundaryを超える時、D8からの読み出しで、Additional Latencyが追加されないのは、上記動作の効果の為でしょうか?

      どの部分をみると、効果がわかりやすいか、教えて頂ければと思います。

      例えば、64Byte読み出しのWrapped Burst の場合、上記の動作は働きませんか?

        • 1. Re: HyperFlashの読み出しについて (Linear Burst / Wrapped Burst)
          TakahiroK_16

          Linear Burstと64-byte wrapped burst でもPageデータのFetchは行われます。

           

          Pageとは「連続する2つの16-byte half-page、計32-byteのデータ」と考えればわかりやすいと思います。

           

          Latency Count = 16のケースでは、

           

          Linear BurstでD8から読み出した場合には、まず Initial Latency Cycle中に、D8~D15の half-pageとD16~D23のhalf-pageがFetchされます。

          Initial Latency Cycle後に、それらが出力されるまでには16 clock cycleかかるのでその間に次のPage(D24~D31 と D32~D39)をFetchできます(Additional Latencyが不要)。

           

          Linear BurstでD7から読み出した場合には、まず Initial Latency Cycle中に、D0~D7の half-pageとD8~D15のhalf-pageがFetchされます。

          Initial Latency Cycle後に、D7~D15が出力されるまでには9 clock cycleかかりますが、次のPage(D16~D23 と D24~D31)のFetchには間に合わず、16-9=7 cycleのAdditional Latencyが必要です。

          1 of 1 people found this helpful