CY7C1470V33的zz管脚(控制sleep模式)低电平要求多大的电压范围

公告

大中华汽车电子生态圈社区并入开发者社区- 更多资讯点击此

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
yaya_4678691
Level 1
Level 1
First question asked First reply posted

我在用FPGA控制zz做sram的写读测试时发现不管zz接1 0或者不接时sram都没有被写进数据,我看datasheet发现测试时zz接的电压小于0.2V,我想请教下是否zz管脚拉低只能在板卡上接地,对于FPGA的LVCMOS33的0输出不能用于控制ZZ管脚

0 点赞
1 解答
Roy_Liu
Moderator
Moderator
Moderator
5 comments on KBA First comment on KBA 10 questions asked

看起来和这The low voltage standard of zz pin for CY7C1470V33 是同一个问题,请参考那个帖子的讨论。

Roy Liu

在原帖中查看解决方案

0 点赞
1 回复
Roy_Liu
Moderator
Moderator
Moderator
5 comments on KBA First comment on KBA 10 questions asked

看起来和这The low voltage standard of zz pin for CY7C1470V33 是同一个问题,请参考那个帖子的讨论。

Roy Liu
0 点赞