关于TPWM模块kill事件

[lish_3230206]

当TPWM模块kill事件模式为电平触发时，如何设置电平极性，电平长短，以及Kill事件标记位

[Vison_Zhang · Accepted solution]

如果你将 kill/stop input 的触发方式设置成 level，那么指的就是高电平触发，这个极性无法修改成低电平触发。

电平长短的话，如果选择的是 aynsc 模式，那么只需要一个纯硬件电路的反应时间就可以识别到 kill 为高，选择 sync 模式的话，level 至少要维持一个 PWM 主时钟周期，但是我建议无论是哪种模式， kill 的触发信号宽度都满足 width >= 2 * pwm clock period。

Kill 时间标注位，这个我在 TCPWM 的几个配置寄存器中没有找到，应该不支持标志位。

[lish_3230206]

太感谢你及时回复，另外，我手头上的目标板驱动模块用的是PM，它的内部没有过流保护锁存功能，外部搭建了一个过流检测电路，没有过流时输出5V电平，发生过流时输出0V电平，为了提高关断的快速性，使能TPWM模块的Kill事件，触发边沿为下降沿。试验验证当下降沿发生时，可快速关断PWM输出，但是当系统大功率输出工况时，容易误触发（示波器看到电流并无过流，但是误触发了kill），所以想咨询一下kill事件是否有类似滤波功能(外部硬件电路滤波电路有滤波，但是考虑关断快速，时间常数比较小)，来提高关断可靠性？再次感谢你