cancel
Showing results for 
Search instead for 
Did you mean: 

Other Technologies General

Zhou
New Contributor

当我使用CYP15G0101DXB这块芯片与FPGA进行数据交互时,发现CYP15G0101DXB发送给FPGA的RXCLK信号质量较差,因此FPGA无法利用该时钟信号对数据进行解析。

CYP15G0101DXB与FPGA并不在一块板卡上,带有FPGA的板卡通过接插件扣插在带有CYP15G0101DXB芯片的板卡上,发送与接收的传输速率设置为1250MBaud,但是将速率降低为800M或200MBaud时便能够收发正常。

请问当CYP15G0101DXB传输速率为1250Baud即RXCLK时钟为125MHz时,经过接插件信号质量就会变差吗?

Zhou_0-1618124564278.png

 

0 Likes
1 Reply
Roy_Liu
Moderator
Moderator

这个产品很老了,没有什么人知道怎么设计调试,一般意义上,Baudrate 越高,对信号完整性要求越高,特别是经过插接件的话信号质量会变差。一些资料看一下是否会有帮助:

https://www.cypress.com/products/multi-protocol-phys#tabs-0-bottom_side-3

特别是Applicaiton Notes 例如 https://www.cypress.com/documentation/application-notes/an060-frequently-asked-questions-about-cypv1... 

Roy Liu
0 Likes