- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
WE端子とOE端子をLowにした状態でRead動作をしています。
どちらもLowの状態でRead動作は可能ですか?
GL-Sでは動作しませんが、JL-Hでは動作しているように見えます。
解決済! 解決策の投稿を見る。
- ラベル:
-
Parallel NOR
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
両者のデータシートに以下の記載があります。
8.2 Requirements for Reading Array Data
All memories require access time to output array data. In a read operation, data is read from one memory location at a time.
Addresses are presented to the device in random order, and the propagation delay through the device causes the data on its outputs
to arrive with the address on its inputs.
The device defaults to reading array data after device power-up or hardware reset. To read data from the memory array, the system must first assert a valid address on Amax-A0, while driving OE# and CE# to VIL. WE# must remain at VIH.
上記の記載より、Read 動作をする時にWE#がHighにする必要があります。
WE#がLowの状態でRead動作をすると無効なデータを読み込む可能性もあります。
Nada
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
ご回答ありがとうございます。
WE端子とOE端子をLowにした状態でWriteとReadが同時に行われるようなことがあった際、
衝突をさけるためにどちらかの動作が優先されるような機構はありますか?
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
コメントお待ちしております。
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
回答が遅くなって申し訳ありません。
そのような機構はありません。ホスト側でWE#/OE#を適切に制御してください。
よろしくお願いいたします。
Nada