cancel
Showing results for 
Search instead for 
Did you mean: 

Legacy Products

JuIn_1625121
Valued Contributor II

マイコンとしてPSoC4、CXPIトランシーバーとしてS6BT112Aを使用してマスターノードとする

アプリケーションを想定した場合、PSoC4の内蔵クロックの誤差が±2%となるため、

CXPIの仕様で要求されるクロック誤差±1%に対し足りていない形となります。

 

ECOやWCOでのPSoC4側のクロックのトリミングも可能ですが、

そういった外付け部品無しにCXPIのクロック誤差を抑える方法はございますでしょうか?

(LINであれば同期バイトフィールドで可能だったかと存じます)

また、その場合誤差はどの程度になりますでしょうか?

ご教示いただきたく、よろしくお願いいたします。

 

以上、よろしくお願いいたします。

0 Likes
1 Solution
TakashiM_61
Moderator
Moderator

ご連絡、有難うございます。

ご質問の内容が、

>もしくは、PSoCの内蔵クロックの誤差が±2%ですが、PSoCからNileに供給する19.2kHzのBaud rateクロックの周波数誤差は±1%以下に抑える方法
との事ですが、

PSoC4単体で内蔵クロック誤差を±2%以下に抑えることはできませんので、外部発振器等が必要になると考えます。。

以上、よろしくお願い致します。

View solution in original post

0 Likes
4 Replies
TakashiM_61
Moderator
Moderator

ご質問に、

> ECOやWCOでのPSoC4側のクロックのトリミングも可能ですが、
> そういった外付け部品無しにCXPIのクロック誤差を抑える方法はございますでしょうか?

とございますが、内容的に、

PSoCクロックの誤差を抑える方法なのか?

PSoCクロックの誤差が大きくてもCXPIが通信できる方法なのか?

もしくは、PSoCの内蔵クロックの誤差が±2%ですが、PSoCからNileに供給する19.2kHzのBaud rateクロックの周波数誤差は±1%以下に抑える方法?
マスター                                                                             BUS   スレーブ
PSoC内蔵-----PSoC 19.2kHz出力-----S6BT112A--------S6BT112A-----MCU
+/-2%      +/-1%             CLK: +/-1%

のどれになりますでしょうか?

詳細を頂ければと思います。

以上です。

0 Likes
JuIn_1625121
Valued Contributor II

お世話になっております。

PSoCでCXPI I/Fにどう対応するか、という部分を主に確認したいので、

>もしくは、PSoCの内蔵クロックの誤差が±2%ですが、PSoCからNileに供給する19.2kHzのBaud rateクロックの周波数誤差は±1%以下に抑える方法

をご教示いただけますと幸甚に存じます。

0 Likes
TakashiM_61
Moderator
Moderator

ご連絡、有難うございます。

ご質問の内容が、

>もしくは、PSoCの内蔵クロックの誤差が±2%ですが、PSoCからNileに供給する19.2kHzのBaud rateクロックの周波数誤差は±1%以下に抑える方法
との事ですが、

PSoC4単体で内蔵クロック誤差を±2%以下に抑えることはできませんので、外部発振器等が必要になると考えます。。

以上、よろしくお願い致します。

View solution in original post

0 Likes
JuIn_1625121
Valued Contributor II

いつもお世話になっております。

 

上記承知いたしました。

ご回答ありがとうございました。

 

以上、よろしくお願いいたします。

0 Likes