Community Translated by keni_4440091              Version: **

Translation - English: Using a single-ended reference input with CY2Dx15xx high performance buffer devices

質問：高性能バッファデバイスのCY2Dx15xxファミリは、IN#ピンの終端することでシングルエンドリファレンス入力を許可できますか？

回答：

CY2Dx15xxファミリのデバイスは、デバイスに応じて差動入力リファレンスクロックーLVPECL、LVDSまたはCMLタイプの入力を許可するように設計されています。デバイスのデータシートの仕様は、データシートに定義されている要求を満たす差動入力の使用に依存します。CY2CP1504 はシングルエンドLVCMOS入力を許可するように設計されており、LVPECL出力にLVCMOSクロック信号のファンアウトを必要とするアプリケーションで推奨されます。

シングルエンドリファレンス入力を持つCY2Dx15xxデバイスの一つを使用するためには、特殊な終端ネットワークが必要になる場合があり、すべての条件下では一部のデータシートの仕様は保証されない場合あります。その場合、サイプレスプロダクトラインアプリケーションエンジニアからサポートを受け、工場に相談してください。

Community Translated by keni_4440091      Version: **

Translation - English: Worst Case Rise and Fall Times of CY2CC910 at 3.3 V - KBA82630

質問：

3.3V V_DDでCY2CC910の最悪ケース立上り（Tr）および立下り(Tf)時間は何ですか？

回答：

特性データを基にすると、最悪立上り（Tr）および立下り時間（Tf）は下記に記載されています。

Tr = 1.415ns (0.8 V-2.0 V), Tf = 1.389 ns (2.0 V-0.8 V)

試験条件はVDD = 3.135 V, Temp = 85 °C, Load = 50 pF. Frequency = 160 MHz. でした。

Community Translated by  keni_4440091     Version: **

Translation - English:  CY2305 Behavior on Removal of Input Reference - KBA82621

質問：

入力リファレンスクロックを削除した場合、CY2305出力の影響はどうなりますか？

回答：

出力は通常、元の周波数を数サイクルだけ保持します。一般的に標準周波数では2または3サイクル以上は期待できません。周波数は遅くなります。

例えば、

100 MHzは80 MHzに低下し、約120サイクル後停止します

80 MHzは70 MHzに低下し、約120サイクル後停止します

60 MHzは50 MHzに低下し、約90サイクル後停止します

40 MHzは30 MHzに低下し、約50サイクル後停止します

20 MHzは14 MHzに低下し、約25サイクル後停止します

10 MHzは5 MHzに低下し、約10サイクル後停止します

上記周波数すべての場合、出力クロックは約1.5から2マイクロ秒停止します。

184 閲覧 カテゴリ: Other Technologies: Clock Distribution 　タグ: clock distribution

Community Translated by  keni_4440091              Version: **

Translation - English: Maximum junction temperature (Tj) and junction-to-ambient thermal resistance (Theta JA) for the CY29947

質問：　CY29947の最大ジャンクション温度（Tj）および熱抵抗（Theta JA）はいくつですか？

回答：

CY29947の, 最大Tjは150Cで、Theta JAは80 C/Wです。

Community Translated by  YaNi_3193241          Version: *B

Translation - English: Gate and Transistors of CY2305 – KBA86887

質問:
CY2305SXC-1HTパーツにはいくつのトランジスタとゲートがありますか？

回答:
サイプレスのCY2305パーツファミリには、約5200トランジスタまたは1300ゲートがあります。

Community Translated by NoTa_4591161          Version: **

Translation - English: Improve the Phase Noise for CY29430/CY5107 when VCXO Is Enabled – KBA229132

一般に非VCXOモードと比較した場合、位相ノイズはVCXOモードで高くなります。CY29430 は内部に水晶発振器を備えたCypressの16ピンQFNデバイスであり、CY5107はCypressが提供するウェーハであり、任意のパッケージでさまざまなアプリケーションに組み込むことができます。

VCXOが有効になっているときに位相ノイズを改善するには、次の手順を実行してください。

1. デバイスがVCXOモードで動作するように構成されている場合、外部電圧VC = VDD/2を印加しないでください（VCはVCXOピンの電圧です）。VCをVDD/2に設定すると、出力位相ノイズでスプリアスが発生する可能性があります。VDD/2 – 10mVからVDD/2 + 10mVの範囲外の電圧を印加します。
2. VCXO設定の場合、LCフィルター回路を追加して、ノイズのないDC信号がこの入力に適用されるようにします。ノイズのない入力ほど、位相ノイズは少なくなります。
3. VCXO帯域幅を減らします。

詳細については、AN210253を参照してください。

Author: PradiptaB_11           Version: **

Translation - Japanese: ​VCXOが有効な場合におけるCY29430 / CY5107の位相ノイズの改善– KBA229132- Community Translated (JA)

Phase noise will be higher in VCXO mode when compared to the non-VCXO mode in general. CY29430 is a 16 pin QFN device from Cypress which has crystal oscillator inside, while the CY5107 is a wafer offered from Cypress which can be incorporated into different applications with any packaging.

Do the following to improve phase noise when VCXO is enabled:

1. Do not apply any external voltage (VC is the voltage at the VCXO pin) VC = VDD/2 when the device is configured to operate in VCXO mode. Setting the VC at VDD/2 may cause spurs at the output phase noise. Apply a voltage that is outside the range of VDD/2 – 10 mV to VDD/2 + 10 mV.
2. For VCXO settings, add an LC filter circuit to ensure that a noise-free DC signal is applied at this input. The more the noise-free input, the less phase noise.
3. Reduce the VCXO Bandwidth.

See AN210253 for more information.

Version: **

Translation - Japanese: 3.3VでのCY2CC910の最悪立上りおよび立下り時間 – KBA82630 - Community Translated (JA)

Question:

What are the Worst Case Rise(Tr) and Fall times(Tf) of CY2CC910 at 3.3-V V_DD?

Answer:

Based on characterization data, the worst case Rise(Tr) and Fall times(Tf) are mentioned below:

Tr = 1.415ns (0.8 V-2.0 V), Tf = 1.389 ns (2.0 V-0.8 V)

Test condition was VDD = 3.135 V, Temp = 85 °C, Load = 50 pF. Frequency = 160 MHz.

The High Performance Buffer product family, which offers ultra-low additive phase jitter and low output-to-output skew at frequencies up to 1.5 GHz, includes the following devices:

•   CY2DP1510
•   CY2DP1504
•   CY2DP1502
•   CY2CP1504
•   CY2DL1510
•   CY2DL1504
•   CY2DM1502

The part numbers help to distinguish the main features of the device:

•   The fourth digit-- either D or C-- indicates the input type supported. D = differential, C = LVCMOS.
•   The fifth digit-- either P, L, or M-- indicates the outpu type. P = LVPECL, L = LVDS, M = CML.
•   The final two digits indicate the fanout number: 10 outputs => 32 TQFP package; 4 outputs => 20 TSSOP package; 2 outputs => 8 TSSOP or 8 SOIC package.

Additionally, the CY2DP1510, CY2DP1504, and CY2DL1504 offer a multiplex feature to allow the user to select between one of two inputs to fanout.

For further details, please refer to each respective device datasheet. 

The generic part decoder for the High Performance Buffer product family is attached. This does not include Spread Aware, Standard Performance, Enhanced Performance, FailSafe or Field Programmable products. There are separate part decoders for different types of clock devices.