Community Translated by  HiOm_1802421        Version: **

Translation - English: How to Read ECC ON/OFF Status in HyperFlash - KBA228047

各16バイトのECCページに対するECCの有効/無効状態を読み取るためのこれらの手順は、HyperFlash™ データシート 001-99198 Rev. *M に基づきます。

2バイトのECCステータスレジスタ(ECCSR)には、特定の16バイトECCページに対して、ECCロジックがオンになっているかどうかを示す、1ビットのECCSR[0] = ECCD1が含まれています。

• ECCD1 = 0の場合、ECCは16バイト ハーフページに対して有効で、最後の消去以降そのハーフページに1回だけプログラム操作されています。
• ECCD1 = 1の場合、ECCは16バイト ハーフページに対して無効で、最後の消去以降そのハーフページに複数回プログラム操作されています。

言い換えると、ECCが無効になっている場合、そのハーフページでマルチパス プログラムが発生したことがわかります。一方、ECCが有効になっている場合、そのハーフページでシングルパス プログラムが発生したかもしれません。

ECCSRを読み取るには、ECCステータスASO(Address Space Overlay)を入力する必要があります。ASO入力コマンドとASO終了コマンド(A.K.A. ソフトウェア リセット)があります。

以下にECC ASOの入力コマンドと終了コマンドを示します。

フラッシュがECC ASO状態に入ると、特定のアドレスの全ての読み取りは、読み取り位置のワード アドレスから派生したページ アドレスのECCSR値を返します。つまり、ECC ASO状態になると、ECCSRを読み取るために特別なコマンドは必要ありません。

したがって、RAは16バイト = 8ワードにアラインされたECCページ内の任意のワード アドレスにすることが出来ます。ハードウェアは、ユーザーが指定したアドレスを自動的にマスクしてページアドレスを取得します。

ECCSR読み取りの実行中に、ソフトウェアでタイミング遅延を管理する必要はありません。通常のHyperBus読み取りタイミングが適用されます。

Version: **

Question: When using the Write Register command (WRR 01h), programming the Configuration Register-1 from 0x00 to 0x20 is successful, but when programming from 0x20 back to 0x00, programming is unsuccessful and the Status Register-1, Bit-6 (SR1[6]) is set to “1” (programming error occurred).  What may be causing the problem?

Answer: The issue is that when programming, the value 0x20 to Configuration Register-1, Bit 5 (CR1[5]) is One-Time Programmable (OTP).  Therefore, any attempt to change CR1[5] back to “0” will fail and the Status Register-1, Bit 6 (P_ERR in SR1[6]) will be set to “1” indicating the occurrence of a programming error. The same error is expected for Configuration Register-1, Bits 4, 3, and 2 (CR1[4:2]). When set to “1”, the Programming Error bit can be reset to “0” with the Clear Status Register (CLSR 30h) command.

Configuration Register-1 (CR1)

Configuration Register-1, Bits 5, 4, 3, 2 (CR1[5:2]) are OTP bits.

For more details, see S25FL-S Datasheet.

Community Translated by NoTa_4591161      Version: *A

Translation - English: Connecting 2x8-bit Parallel NOR Flash Devices to MCU – KBA203626

質問：

フラッシュデバイスをプログラム/消去できないのはなぜですか？

回答：

2x8ビットパラレルNORフラッシュデバイスをMCUに接続するにはどうすればよいですか？

単一のx8フラッシュデバイスに接続された8ビットデータバスの場合、8本のデータラインを持つ1つのパラレルNORフラッシュの1x8として示され、システムアドレスラインA0は8本のデータラインを持つフラッシュデバイスのフラッシュアドレスラインA0に接続します。システムアドレスラインA1はフラッシュアドレスラインA1に接続し、以下同様に続きます。この接続は、バイトアドレス可能なアドレス空間を定義します。

ただし、2つのx8フラッシュデバイスに接続された16ビットデータバスの場合、16のデータラインとフラッシュアドレスラインが並列に接続された2つのパラレルNORフラッシュの2x8として示される場合、システムアドレスラインをシフトして（2B）ワードを選択する必要があります。フラッシュデバイス。システムアドレスラインA0がバイトを選択する場合、このシステムアドレスラインをフラッシュアドレスラインに接続しないでください。

ワードを選択する最初のシステムアドレスラインはシステムアドレスラインA1であるため、これは両方のフラッシュアドレスラインA0に接続する必要があります。システムアドレスラインA2は、両方のフラッシュアドレスラインA1に接続する必要があります。等々。この接続は、ワードアドレス可能なアドレス空間を定義します。

バイトモードで2つのデュアルモード（x8 / x16）フラッシュデバイスを使用する場合の2x8の場合は、このタイプのフラッシュデバイスのアドレスラインのラベル付けを除いて同様です。この場合、システムアドレスラインA1はフラッシュアドレスラインA-1に接続します。システムアドレスラインA2はフラッシュアドレスラインA0に接続します。等々。以前と同様に、この接続はワードアドレス可能なアドレス空間を定義します。

2x8構成のフラッシュデバイスからプログラムされたデータを読み取るには、特別な処理は必要ありません。ただし、フラッシュコマンドの書き込みとフラッシュコマンド応答の読み取りには、システムによる特別な処理が必要です。これは、コマンドを各1x8フラッシュデバイスに並列に書き込む必要があり、コマンド応答を各1x8フラッシュデバイスから並列に読み取る必要があるためです。つまり、フラッシュコマンドサイクルは、ワードアドレスに送信される2Bワード内で複製する必要があり、コマンドサイクルデータのコピーが下位バイトに1つ、コマンドサイクルデータのコピーが上位バイトに1つあります。

同様に、2つのフラッシュデバイスは、下位バイトと上位バイトで独立したコマンド応答を送信します。特にステータスの読み取りには、2つのデバイスのステータスが同期されていない可能性があるという事実を説明するための特別なロジックが必要です。つまり、両方のフラッシュデバイスが同時にセクタ消去コマンドを受信した場合、各デバイスは異なる期間ビジー状態になる可能性があるため、一方のデバイスがもう一方のデバイスよりも先に準備が整います。

Community Translated by NoTa_4591161     Version: **

Translation - English: Sector Address Map of S70FS01GS - KBA219111

質問：

S70FS01GSの初期セクタドレスマップは何ですか？

回答：

S70FS01GSパッケージには、デュアルダイパッケージ（DDP）にスタックされた2つのFS512Sデバイスが含まれています。したがって、下位アドレスと上位アドレスの両方のFS512Sデバイスを構成する必要があります。両方のデバイスは、最初はデフォルト設定としてハイブリッドセクタを持つように構成されているため、各デバイスには、次のように、各デバイスのベースに9つの不均一セクタを持つ3つのセクタ領域があります。

S70FS01GSデータシート（ドキュメント番号.002-03833、Rev。* B）によると、CR1NVとCR3NVの次のビットは同一である必要があります。

• CR1NV [7：3、1：0]のコンフィグレーションレジスタ1ビット7〜3および1〜0
• CR3NV [7：4、2：0]のコンフィグレーションレジスタ3ビット7〜4および2〜0

つまり、セクタコンフィグレーションビットCR1NV [2]とCR3NV [3]は任意の有効な組み合わせに設定できますが、これらのビットはワンタイムプログラマブル（OTP）であるため、一度だけプログラム（1に設定）できます。データシートのレジスタ定義は次のとおりです。

これは、次のオプションがあることを意味します。

Community Translated by NoTa_4591161     Version: **

Translation - English: Block Protection Configuration on FL-S and FS-S NOR Flash – KBA224451

質問：

FL / SSデバイスに基本ブロック保護を実装および設定するにはどうすればよいですか？

回答：

サイプレスは、FL-SおよびFS-Sデバイスのメモリアレイの全部または一部を書き込み保護するための基本的なブロック保護機能を提供します。選択可能な保護領域を設定でき、場所はフラッシュの上部（上位アドレス）または下部（下位アドレス）のいずれかになります。

表1. 上部アレイの保護開始（TBPROT = 0）

表2. 下部アレイの保護開始（TBPROT = 1）

保護は、ステータスレジスタとコンフィグレーションレジスタを設定することで構成できます。ただし、FL-SデバイスとFS-Sデバイスにはいくつかの違いがあります。

FL-Sデバイスの場合、SR1とCR1はデバイスのデータシートに従って設定する必要があります。

表3. FL-Sステータスレジスタ1（SR = 1）

表4. FL-Sコンフィグレーションレジスタ1（CR = 1）

• SR1 [4：2]（BP2-0）は保護範囲を定義します。
• CR1 [5]（TBPROT）は、上部または下部のブロック保護位置を定義します。
• CR1 [3]（BPNV）は、SR1 [4：2]のBP2-0のプロパティを定義します。BPNV= 0の場合、BP2-0は不揮発性であり、構成はPOR後も存続できます。BPNV = 1の場合、BP2-0は揮発性であり、パワーオンリセット（POR）後に値は常に111bにリセットされます。
• CR1 [0]（FREEZE）は、BP2-0、TBPROT、およびBPNVビットを予期しない変更から次のPORまでロックできます。これらのビットを変更するとエラーが報告され、FREEZE = 1の場合は失敗します。FREEZEビットは揮発性であり、POR後に0にリセットされます。

BPNVビットとTBPROTビットはOTPビットであり、「0」から「1」に一度だけ設定でき、それ以上元に戻すことはできないことに注意してください。これらのビットを構成するときは注意してください。SRおよびCRを設定する前に、WRENコマンドを適用してさらにWRRコマンドを有効にする必要があります。

ブロック保護構成を変更した後は、FREEZEビットを「1」に設定することをお勧めします。FREEZEビットが「1」に書き込まれると、PORまたはハードウェアリセットによってのみ「0」にクリアできます。ソフトウェアリセットは、FREEZEビットの状態には影響しません。これにより、予期しない変更やハッキングを防ぐことができます。

FS-Sデバイスの場合、SR1（N）VおよびCR1（N）Vはデバイスのデータシートに従って設定する必要があります。

表5. FS-Sステータスレジスタ1の揮発性（SR1V）

表6. FS-Sステータスレジスタ1の不揮発性（SR1NV）

表7. FS-Sコンフィグレーションレジスタ1揮発性（CR1V）

表8. FS-Sコンフィグレーションレジスタ1不揮発性（CR1NV）

• SR1V [4：2]（BP2-0）は、揮発性バージョンの保護範囲を定義します。
• SR1NV [4：2]（BP_NV2-0）は、不揮発性バージョンの保護範囲を定義します。
• CR1NV [5]（TBPROT_O）は、上部または下部のブロック保護位置を定義します。
• CR1NV [3]（BPNV_O）は、デバイスで有効になるBP設定のコピーを定義します。BPNV_O = 0の場合、不揮発性BP_NV2-0が有効になります。BPNV_O = 1の場合、揮発性BP2-0が有効になります。
• CR1V [0]（FREEZE）は、BP2-0 / BP_NV2-0、TBPROT_O、およびBPNV_Oビットを予期しない変更から次のPORまでロックできます。これらのビットを変更するとエラーが報告され、FREEZE = 1の場合は失敗します。FREEZEビットは揮発性であり、POR後に「0」にリセットされます。

BPNV_OビットとTBPROT_Oビットは、「0」から「1」まで設定できるOTPビットであることに注意してください。一度だけで、元に戻すことはできません。これらのビットを構成するときは、必ず注意してください。SRおよびCRを設定する前に、WRENコマンドを適用してさらにWRRおよびWRARコマンドを有効にする必要があります。

ブロック保護構成を変更した後は、FREEZEビットを「1」に設定することをお勧めします。FREEZEビットが「1」に書き込まれると、PORまたはハードウェアリセットによってのみ「0」にクリアできます。ソフトウェアリセットは、FREEZEビットの状態には影響しません。これにより、予期しない変更やハッキングを防ぐことができます。

FS01GSデバイスに関する注意：

このデバイスは、デュアルダイスタックで構成されています。CS#ピンが1つしかない場合、WRR、RDSR1、RDCRなど、特定のアドレスサイクルのない一部のコマンドはサポートされません。各FS512Sダイに対応するレジスタの4バイトアドレスを持つWRARおよびRDARコマンドは、ブロック保護構成に使用されます。各ダイのセクタを保護するために、必要に応じて各FS512Sでブロック保護を構成する必要があります。各FS512SのTBPROT_Oビットは同じように設定する必要があるため、BP保護範囲は両方のFS512Sダイで上または下に向けられていることに注意してください。

ブロック保護は、サイプレスQSPINORフラッシュデバイスの基本的な保護機能です。個々のセクタで複雑で柔軟な保護を実現するには、高度なセクタ保護（ASP）機能が必要です。ASP機能の詳細については、AN98551-サイプレスクアッドSPI、オクタルSPI、およびハイパーフラッシュデバイスファミリの高度なセクタ保護（ASP）を参照してください。

Author: AlbertB_56           Version: **

There is no provision to support either QPI or QSPI modes of operation.  The Semper™ S28HS-T and S28HL-T  series is a memory device with an octal interface that supports both Octal (x8) Peripheral Interface (OPI), as well as legacy Serial (x1) Peripheral Interface (SPI).  However, the default data bus width setting from the factory is Serial (x1) mode.  Configuration Register-5, bit-0 (CFR5x[0]) is user-defined, in either SPI (x1) mode or OPI (x8) data bus width.  SPI (x1) mode supports SDR (1S-1S-1S) only;  OPI (x8) mode supports both SDR (8S-8S-8S) and DDR (8D-8D-8D).  Therefore, QPI (4-4-4) and QSPI (1-4-4) modes are not supported.

See the following sections in the S28HS-T/S28HL-T datasheet:

  - “Transaction Protocol” for SPI and Octal protocol definitions

  - “Configuration Register 5 - CFR5x” for selection of either SPI (x1) or Octal (x8) modes

  - “Transaction Table” for specific SPI and Octal transition functions, names, and commands

See the condensed Octal Flash datasheet: https://www.cypress.com/file/424156/download

Register for the Semper Access Program to get access to full datasheets, application notes, models, software, and evaluation kits:

    https://www.cypress.com/products/semper-nor-flash-memory

References:

Semper S28HS-T/S28FL-T Octal Flash datasheet (complete): Document Number: 002-18216 Rev. *S

Community Translated by NoTa_4591161          Version: **

Translation - English: What is the content value of Factory and Customer SSR for the S29VS-Rxx?- KBA203315

質問：

S29VS-Rxxの工場および顧客SSRのコンテンツ値は何でしょうか？

回答：

ファクトリーSSRの場合、コンテンツの値はすべてFFFFであるか、特定の電子シリアル番号（ESN）およびエンドカスタマーから要求されたカスタマーコードを含む必要があります。次に、工場は、SSR内にプログラムされたコンテンツの複製を防ぐための保護を設定します。カスタマーSSRの場合、コンテンツの値もすべてFFFFにする必要があります。ただし、SSRは保護されていないため、ユーザーは希望するデータをプログラムできます。カスタマーSSR内でランダムバイトをプログラムすることはできません。ランダムバイトがプログラムされている場合、これらの特定のデバイスは以前の顧客からの返品である可能性があります。S29VS-Rxxデバイスの購入元であるサイプレス認定代理店にお問い合わせください。ファクトリーSSRおよびカスタマーSSR内のすべてのアドレス位置は、一度だけプログラムされます。消去操作はできません。

Community Translated by NoTa_4591161          Version: **

Translation - English: What is Simultaneous Read/Write Flash memory "code to data scalability”? - KBA203625

質問：

同時読み取り/書き込みフラッシュメモリ（Simultaneous Read/Write Flash memory）の「コードからデータへのスケーラビリティ」とは何でしょうか。

回答：

コードからデータへのスケーラビリティとは、システムのコードとデータの要件に最適に合わせるために利用可能なさまざまなバンクの分割オプションを指します。一部には、単一のバンクの分割オプションを提供しています。顧客のコードが大きすぎて1つのバンクに収まらない場合、顧客はデバイスを効果的に使用できません。一方、正確なコードからデータへのスケーラビリティを提供するソフトウェアのみのソリューションでは、このソリューションを機能させるために必要な複雑なソフトウェアが原因で、パフォーマンスが大幅に低下します（速度と電力）。サイプレスは、いくつかのデュアルモードオペレーションバンクスプリットオプションを提供することでこれを解決します。

Community Translated by NoTa_4591161       Version: **

Translation - English: Can you provide some details about Cypress FFS with respect to DMS RAM and ROM size? - KBA203619

質問：

DMS RAMおよびROMサイズに関してサイプレスFFSに関する詳細を提供できまでしょうか？

回答：

サイプレスFFSのRAM使用量は、消去ブロックの数（ブロックマッピングテーブル）および消去ブロックごとのページ（ページマッピングテーブル）に比例します。RAM使用量は、コンフィグレーションオプションによって変更できます。ROM使用量（コードサイズ）は、ディスクサイズやコンフィグレーションオプションによって変化しません。ROMの使用量は、プロセッサとコンパイラによって大幅に異なります。コンパイラの最適化レベルにより、10〜15％の違いが生じます。ARMプロセッサの場合、thumbモードはコードサイズを縮小できますが、パフォーマンスが低下する場合があります。

数kBを節約するために、ユーザーはプロファイラーを使用して未使用のコードを識別し、コメント化することができますが、これはかなりの労力であり、リスクも伴います。ユーザーは、ファイルシステムレイヤーをブロックドライバーの上にある単純なマネージャーに置き換えることでROMサイズを小さくするか、アプリケーションでブロックドライバーを直接呼び出すことができます。FTL_RPB_CACHEが有効になっている場合、サイプレスBD ROMサイズが増加している可能性があります。デフォルトでは、これはオフです（ftl_if_ex.hのFTL_FALSE）。サイプレスFFSの代わりに、DMSを使用できます。これには15〜20 kBのROMサイズが必要です。

DMSは、小さなディスク（100ブロック未満の消去）に対してより効率的なRAM使用を提供します。DMSには最低1つの消去ブロックオーバーヘッドが必要ですが、サイプレスFFSには最低5つの消去ブロックオーバーヘッドが必要です。RAMサイズは、サイプレスFFSよりもDMSの方が大きくなります。DMSのRAMサイズは、サイプレスFFSのように、消去ブロックの数に応じて変化しますが、DMSははるかに高いレートで変化します。これが、近年サイプレスFFSに注力している理由の1つです。デバイスの密度が増加するにつれて、DMSに必要なRAMは無理でした。

512個の消去ブロックの場合、サイプレスBDは約32kBのRAMを必要とし、DMSは約875kBのRAMを必要とします。32個の消去ブロックの場合、サイプレスBDは約2kBのRAMを必要とし、DMSは約53kBのRAMを必要とします。スタックサイズはスライド8に記載されています。スタックの使用量はこれらの数には含まれず、コンフィグレーションの最大値とこのバージョンの完全なサイプレスFFSとして、モジュールの構成と組み合わせによって依存します。スタック使用量は、RVDS3.0静的呼び出しグラフ分析によると4600バイトの範囲であると予想されます。ただし、スタックの使用量を大幅に削減するために使用できるコンフィグレーションオプションについては認識していません。

Community Translated by NoTa_4591161       Version: **

Translation - English: Migrating from SST25VF064C to S25FL064P, does the 4KB sub-sector erase work in the same manner? - KBA203597

質問：

SST25VF064CからS25FL064Pに移行すると、4KBサブセクターの消去は同じように機能しますでしょうか？

回答：

S25FL064P SPI FLASHデバイスは、128 KBの均一な64 kBセクターで構成され、2つ（上部または下部）の64 kBセクターがさらに32個の4 kBサブセクターに分割されます。メインメモリアレイ内の残りのセクターは専用の64KBセクターで、4KBサブセクターを含まず、4KB（P4E）サブセクター消去コマンド20hをサポートしていません。これらの専用の64 KBセクターを部分的に（4 KB）消去することはできません。したがって、消去される実際のセクターに応じて、4 KBのサブセクター消去がサポートされるかどうかが決まります。

2つの上部または下部の64 KBセクターのみに4KBサブセクターがあり、4 KB（P4E）サブセクター消去コマンド20hをサポートしています。SST25VF064C SuperFlashメインメモリアレイは、メインメモリアレイ全体で、32 KBのオーバーレイブロックと64 KBのオーバーレイの消去可能なブロックを備えた、4 KBの均一な消去可能なセクターで構成されています。