Version: **

Question:

Is it possible to use a combination of two different sizes of data fields for buffers/FIFO elements of the CAN FD Controller?

Answer:

No, it is not possible to configure Tx buffer element's data field to different sizes. The CANFDx_CHy_TXESC register allows you to configure the data field size of the Tx buffer element to up to 64 bytes. This configuration applies to all Tx buffers for the respective channel. The same restriction is applicable for Rx buffers/FIFO elements also; different Rx buffer elements belonging to the same CAN channel cannot have different sizes of the data field. The data field size of the Rx Buffer/FIFO elements can be configured through the CANFDx_CHy_RXESC register ('x' is the CAN FD instance number and 'y' is the channel number in the respective CAN FD group).

For more details, see the “CAN FD Controller” section of the Technical Reference Manual.

Note: This KBA applies to the following series of Traveo II MCUs:

• CYT2 Series
• CYT3 Series
• CYT4 Series

Version: **

Question:

How can I get the CPU board to operate only at 3.3 V?

Answer:

Ensure that the jumper settings are as follows:

• J23: Short between pin2 and pin3 (The 3.3 V power rail on the board is enabled).
• J9: Open between pin1 and pin2 (Power-on-reset for +5 V is disabled).

For more information, see the documentation available with the CYTVII-B-E-1M-176-CPU evaluation board.

Note: This KBA applies to the following series of Traveo II MCUs:

• Traveo II for Body CYT2B7 Series

Version: **

Question:

What kind of type of XTAL used for external crystal oscillator (ECO)?

Answer:

Crystal Unit and Ceramic Resonator can be used for ECO. Traveo II has a built-in ECO gain control amplifier and can support various Xtals by setting the amplifier parameters.

Amplifier parameters are calculated using the specifications of Xtal. For more details, see the “Clocking System” section of the Architecture Technical Reference Manual and the ECO User Guide. If the calculation result of an XTAL is out of the specified range, the corresponding Xtal cannot be used.

Note: This KBA applies to the following series of Traveo II MCUs:

• CYT2 Series
• CYT3 Series
• CYT4 Series

Version: **

Question:

What kind of type of XTAL used for external crystal oscillator (ECO)?

Answer:

Crystal Unit and Ceramic Resonator can be used for ECO. Traveo II has a built-in ECO gain control amplifier and can support various Xtals by setting the amplifier parameters.

Amplifier parameters are calculated using the specifications of Xtal. For more details, see the “Clocking System” section of the Architecture Technical Reference Manual and the ECO User Guide. If the calculation result of an XTAL is out of the specified range, the corresponding Xtal cannot be used.

Note: This KBA applies to the following series of Traveo II MCUs:

• CYT2 Series
• CYT3 Series
• CYT4 Series

Original KBA: TCPWM Interrupt Does Not Occur in Traveo II Family – KBA229679

Translated by: Kenshow

タイトル： Traveo IIファミリでTCPWM割り込みが発生しない –  KBA229679

作者：ShusakuS_56          バージョン：**

質問：

TCPWMカウンターオーバーフロー（OV）イベントでCPUへの割り込みを生成しています。ただし、リロード信号がカウンタに入力された場合、割り込みは発生しません。リロード信号がカウンタに入力されたときに割り込みを生成するにはどうすればよいですか？

回答：

TCPWMカウンタにリロード信号が入力されると、カウンタのオーバーフローは発生しますが、TCイベントは発生しません。これは仕様です。

リロード信号がカウンタに入力されている場合でも割り込みを生成したい場合は、比較一致を使用して割り込みを生成します。

たとえば、「TCPWMx_GRPy_CNTz_CC0」レジスタで比較値を「0」に設定し、「TCPWMx_GRPy_CNTz_INTR」レジスタでCC0_MATCHを有効にします。リロード信号によりカウンタが「0」に設定されている場合、比較値と一致します。したがって、以下に示すように、比較一致割り込みが生成されます。（「x」はTCPWMインスタンス番号を示し、「y」はグループ番号、「z」はそれぞれのTCPWMグループのカウンタです。）

割り込みはカウンタモード固有であり、ターミナルカウント（TC）または比較/キャプチャ0/1（CC0 / 1）イベントに対して生成できることに注意してください。

詳細については、対応するテクニカルリファレンスマニュアルの「タイマ、カウンタ、およびPWM」セクションを参照してください。

注：このKBAは、次の一連のTraveo IIMCUに適用されます。

• CYT2Bシリーズ
• CYT4Bシリーズ
• CYT4Dシリーズ

Original KBA:TCPWM Counter Does Not Start in Traveo II Family – KBA229680

Translated by: Kenshow

==============================

タイトル： Traveo IIファミリでTCPWMカウンタが起動しない – KBA229680

作者：ShusakuS_56          バージョン：**

質問：

TCPWMでカウンタを有効にすると、カウンタが起動しないのはなぜですか？

回答：

カウンタが起動しない場合は、以下が正しく設定されていることを確認してください。

（1）CLK設定

（2）ハードウェア制御信号

（1）CLK設定

TCPWMには、システムクロックとカウンタクロックがあります。

システムクロックは、CLK_PERIから分周器を介して供給されます。このクロックは、トリガの同期に使用されます。

カウンタクロックは、CLK_PERIからペリフェラルクロック分周器を介して供給されます。このクロックはカウンタ制御に使用されます。各カウンタのクロックを設定する必要があります。

これらのクロックの数は、CYT2B / CYT4B / CYT4Dシリーズでは異なります。詳細については、対応するデータシートの「クロックダイヤグラム」セクションを参照してください。

（2）ハードウェア制御信号

カウンタが有効になっていても、カウンタのハードウェア制御信号（Reload, Start, Stop, Count, Capture0, Capture1）が有効になっていないと、カウンタは起動しません。カウンタのハードウェア制御信号は、「TCPWMx_GRPy_CNTz_TR_IN_SEL0」および「TCPWMx_GRPy_CNTz_TR_IN_SEL1」レジスタを使用して、次のトリガ入力信号から選択する必要があります。

-「0」または「1」で修正

-Trigger Multiplexerブロックを介して、他の周辺機器または外部端子の出力からの信号を接続します。

【例】

タイマモードでは、ハードウェア制御信号は次のように使用されます。

-Reload         ：アクティブ「H」。カウンタを初期化して開始します。

「H」を指定すると、カウンタは初期値（アップモード：0、ダウンモード：周期）からスタートします。

リロードもスタートも指定されていない場合、カウンタはスタートしません。

-Start             ：アクティブ「H」。カウンタを起動します。

「H」を指定すると、現在のカウンタ値からカウンタが開始します。

リロードもスタートも指定されていない場合、カウンタはスタートしません。

-Stop             ：アクティブ「H」。カウンタを停止します。

「H」を指定した場合、カウンタは起動しません。

-Count          ：アクティブ「H」。カウントイベントは、カウンタをインクリメント/デクリメントします。

「L」を指定した場合、カウンタは起動しません。

-Capture0　　：使用しません。

-Capture1　　：使用しません。

これらの信号は、TCPWMx_GRPy_CNTz_TR_CMDレジスタを使用して生成することもできます。

詳細については、対応するテクニカルリファレンスマニュアルの「タイマ、カウンタ、およびPWM」セクションを参照してください。

注：このKBAは、次の一連のTraveo II MCUに適用されます。

• CYT2Bシリーズ
• CYT4Bシリーズ
• CYT4Dシリーズ

TraveoIIファミリでTCPWM割り込みが発生しない... | サイプレス開発者コミュニティ

Original KBA: Measurement of Software Execution Time in Traveo II Family – KBA230552

Translated by: Kenshow

タイトル： Traveo IIファミリのソフトウェア実行時間の測定 – KBA230552

作者：ShusakuS_56          バージョン：**

質問：

一部のソフトウェアの実行時間を知りたいです。デバッガを使わずに実行時間を測定する方法はありますか？

回答：

ハードウェアタイマ（TCPWM）を使用して、ソフトウェアのおおよその実行時間を測定できます。ここに「HelloWorld」のコードスニペットがあります。

コード1．オリジナルの「HelloWorld」

ソフトウェアの実行時間を測定するには、「HelloWorld」コードに次の変更を加えます。

1. printf( "Hello World")の前後にTCPWMタイマ開始コマンドとTCPWMタイマ停止コマンドを追加します。

コード2.TCPWMタイマ開始コマンドとタイマ停止コマンドの追加

2. 次に対応するTCPWMのタイマ値を読み取るコマンドを追加します。このタイマ値は、クロック数をカウントします。したがって、ソフトウェアの実行時間は次のように計算できます。

     【例】クロック周波数= 20 MHz、TimerCountの値= 0xF000（0d61440）

測定時間をより正確にするために、以下の対策を講じてください。

1. クロック速度を上げます。
2. カウンターを起動してから停止するまでの時間を測定します。次に、カウント値から減算します。次にその例を示します。

注：このKBAは、次のTraveo II MCUに適用されます。

• CYT2Bシリーズ
• CYT4Bシリーズ
• CYT4Dシリーズ

Original KBA:Traveo II Automotive Body Controller - FAQ - KBA229757

Translated by: Kenshow

タイトル： Traveo II自動車ボディコントローラー – FAQ - KBA229757

バージョン：  * B

1. 全体
2. GPIO
3. SPI
4. ADC
5. CAN
6. IDE
7. Flash
8. CPU
9. LIN
10. DMA
11. 割り込み
12. セキュリティ
13. パワーモード
14. クロッキング
15. 起動とシステムコール
16. I2C
17. TCPWM
18. 障害
19. ウォッチドッグ
20. RTC

Original KBA:Traveo II Automotive Body Controller - FAQ – CDC - KBA232509

Translated by: Kenshow

==============================

タイトル： Traveo II自動車ボディコントローラー – FAQ – CDC - KBA232509

バージョン：**

1. 全体

1.1. ADC出力トリガをTCPWMに接続するにはどうすればよいですか？
1.2. TCPWM出力トリガを使用してADC変換を開始するにはどうすればよいですか？
1.3. TCPWMブロックを一時停止するにはどうすればよいですか？
1.4. ECCメモリに3ビット以上のエラーがある場合の動作は何ですか？
1.5. ソフトウェアリセット後もBACKUP_BREGxの内容を保持できますか？
1.6. HyperRAMをTraveo II Body Highに接続するにはどうすればよいですか？
1.7. ソケット付きCPUボードを使用する際に従うべき注意事項は何ですか？
1.8. SMIFチャネルが異なればグラフィックパフォーマンスも異なりますか？
1.9. CYTxデバイスのメモリマップで予約されているSRAMとは何ですか？

URL：   Traveo II Automotive Body Controller-FAQ – Gener ...-サイプレス開発者コミュニティ

2. GPIO

2.1. 未使用のGPIOピンのステータスはどうなっていますか？
2.2. スルーレート制御に使用できるGPIOポートはどれですか？
2.3. GPIOピンはステッピングモーターに直接接続されていますか？
2.4. CANとLINが接続されている場合、どちらが使用されますか：GPIO_STDまたはGPIO_ENH？
2.5. インピーダンス整合のためのGPIOの出力インピーダンスとして使用できる値は何ですか？
2.6. デバイスの1つのピンをスマートI/Oの入力として使用した場合、同じピンを他の周辺ブロックの出力に使用できますか？
2.7. 特定のパッケージで1つのピンのパッドが使用できない場合、その代替機能をスマートI/Oにルーティングできますか？
2.8. SMIF HSIO_ENHピンをGPIOとして構成できないのはなぜですか？

URL： Traveo II Automotive Body Controller-FAQ – GPIO ...-サイプレス開発者コミュニティ

3. SPI

3.1. DeepSleepモードでのSCBのドライブモードは何ですか？
3.2. SCBSPIはQuadSPIプロトコルをサポートしていますか？
3.3. CYT2B / CYT4BのSCBSPIの最大クロック速度はどれくらいですか？

URL：  Traveo II自動車ボディコントローラー-FAQ– SPI -...-サイプレス開発者コミュニティ

4. ADC

4.1. ADCでのアナログキャリブレーションの使用は何ですか？それはどのように実行されますか？
4.2. ADCの前処理とは何ですか？どこで使われていますか？
4.3. データシートによると、最大32個のアナログピンをSARMUX入力に接続できます。より多くの外部入力を同じADCに接続できますか？
4.4. ADCチャネルのサンプル時間をどのように構成しますか？サンプル時間の適切な値は何ですか？
4.5. ADCチャネルグループとは何ですか？
4.6. ADCトリガとは何ですか？Traveo IIのSARADCのさまざまなトリガオプションは何ですか？
4.7. VREFHとVREFLとは何ですか？
4.8. AD変換の基準電圧として、0.9 Vバンドギャップ電圧である、または0.9Vバンドギャップ電圧から派生した電圧を使用することは可能ですか？
4.9. PASSx_SARy_CHz_TR_CMD.STARTが設定された後、ADC変換は停止しました。理由は何でしょうか？
4.10. Traveo IIのSARADCは自己診断機能をサポートしていますか？つまり、短絡または開回路障害が発生したときに設定される診断レジスタが含まれていますか？

URL： Traveo II自動車ボディコントローラー-FAQ– ADC -...-サイプレス開発者コミュニティ

5. IDE

5.1. サンプルドライバーライブラリ（SDL）でTraveo II IARプロジェクトのビルドを開始するにはどうすればよいですか？
5.2. SDL GHSプロジェクトでテスト中のデバイスのMPNを変更するにはどうすればよいですか？
5.3. Miniprog4とAutoFlash Utilityを使用してデバイスで操作を実行するにはどうすればよいですか？
5.4. フラッシュと消去のほかに、デバッグにMiniProg4ツールを使用できますか？
5.5. Traveo IIでGDBを使用することは可能ですか？はいの場合、どうすれば設定できますか？
5.6. サイプレスサンプルドライバーライブラリ（SDL）をインストールしましたが、ビルドが成功した後でも、サンプルプロジェクトをフラッシュまたはデバッグできません。理由は何でしょうか？

URL： Traveo II Automotive Body Controller-FAQ – IDE -...-サイプレス開発者コミュニティ

6. フラッシュ

6.1. Traveo II Body Entry Controllerにはキャッシュがありますか？
6.2. 特定のFM_CTL_ECTレジスタにアクセスできません。理由は何でしょうか？
6.3. Traveo IIのCodeFlashとWorkFlashとは何ですか？
6.4. Traveo IIのeCTフラッシュとは何ですか？
6.5. Traveo II CodeFlashとWorkFlashの操作サイズ番号はいくつですか？
6.6. Traveo IIフラッシュ操作は低電力モードで利用できますか？
6.7. WorkFlashが消去直後（つまり、初期化前）に読み取られた場合はどうなりますか？
6.8. ブランクチェックコマンドをコードフラッシュに使用できますか？
6.9. 「1ビット」ECCエラーが空白の場所の読み取りによるものかどうか、または実際のECCエラーがあったかどうかを確認するにはどうすればよいですか。

URL： Traveo II Automotive Body Controller-FAQ – FLAS ...-サイプレス開発者コミュニティ

7. CPU

7.1. 未使用のメモリ領域からプログラムが実行されないようにする方法はありますか？
7.2. Traveo II Body Highデバイスは専用のメモリ命令をサポートしていますか？
7.3. VTORやTCM関連のレジスタなどのM7CPUレジスタに書き込めません。理由は何でしょうか？
7.4. CPUSS_CM0_PC_CTLおよびCPUSS_CM0_PCx_HANDLERレジスタの目的は何ですか？
7.5. 起動プロセス後のCM4/7コアのステータスはどうなっていますか？

URL： Traveo II Automotive Body Controller-FAQ – CPU -...-サイプレス開発者コミュニティ

8. LIN

8.1. LINの適切なボーレートを取得できません。LINボーレートはペリフェラルクロックからどのように計算されますか？

URL： Traveo II自動車ボディコントローラー-FAQ– LIN -...-サイプレス開発者コミュニティ

9. DMA

9.1. P-DMAペリフェラルがグローバルに有効になっているときにP-DMAチャネル（たとえば、P-DMA0）を構成することは可能ですか？特定のチャネルを構成する前に、P-DMAインスタンスをグローバルに無効にする必要がありますか？

URL： Traveo II自動車ボディコントローラー-FAQ– DMA -...-サイプレス開発者コミュニティ

10. 割り込み

10.1. NVIC_IPRレジスタの優先順位設定をどのように理解できますか？
10.2. IPCを使用せずにコア間に割り込みを生成する方法はありますか？

URL： Traveo II Automotive Body Controller-FAQ – INTE ...-サイプレス開発者コミュニティ

11. セキュリティ

11.1. Traveo IIのeSHEとHSMとは何ですか？
11.2. CYTxデバイスで認証済みデバッグを実行するにはどうすればよいですか？
11.3. デバイスがDeepSleep状態になったときのSWPUの状態は何ですか？
11.4. CyBAFはSECURE保護段階で使用できますか？
11.5. Traveo IIデバイスのデバイスキーはどのように生成されますか？
11.6. 特定の地域でフラッシュアップデートを防ぐにはどうすればよいですか？
11.7. SMPUの構成時に考慮すべき落とし穴は何ですか？

URL： Traveo II Automotive Body Controller-FAQ – SECU ...-サイプレス開発者コミュニティ

12. 電源モード

12.1. ディープスリープモードに移行する前にIMOをオフにすることはできますか？
12.2. PWR_CTLのLPM_READYビットが1の場合にのみ、デバイスはディープスリープモードに入ります。このビットはいつ0になりますか？
12.3. デバイスがDeepSleep状態になったときのレジスタの状態はどうなっていますか？
12.4. DeepSleepに入る前のデバッグピンの推奨状態は何ですか？
12.5. 両方のコアでWFIを実行してDeepSleepに入る前に、両方のコアでSleepDeepビットを設定する必要がありますか？

URL： Traveo II Automotive Body Controller-FAQ – POWE ...-サイプレス開発者コミュニティ

13. クロッキング

13.1. ECOを構成するにはどうすればよいですか？
13.2. Traveo IIのペリフェラルはグループとスレーブとして編成されているので、グループとスレーブに関してこれらのペリフェラルのクロックツリーマッピングをどのように知ることができますか？
13.3. クロックソースを切り替える際の注意事項はありますか？
13.4. ECOが短絡している、または装着されていない場合はどうなりますか？
13.5. 1つのPLLに接続できるHFパスはいくつですか？

URL： Traveo II Automotive Body Controller-FAQ – CLOC ...-サイプレス開発者コミュニティ

14. ブートおよびシステムコール

14.1. SROM APIまたはシステムコールが機能していない場合、IRQ0 / IRQ1が正しく構成されているかどうかを確認するにはどうすればよいですか？
14.2. eFuseメモリをプログラムするにはどうすればよいですか？
14.3. 開始後にフラッシュ操作をキャンセルできますか？
14.4. SRAMのどの部分を内部ブートローダーに使用できますか？
14.5. CySAFをNORMAL保護段階で使用して認証を実行できますか？
14.6. リセット後の起動時に、アプリケーションの開始アドレスをどのように再配置できますか？
14.7. Cy_FB_VerifyApplicationのシステムコールをスタンドアロンとして（つまり、SLLDなしで）使用できますか？この場合、公開鍵はフラッシュブートで使用される鍵と同じですか？

URL： Traveo II Automotive Body Controller-FAQ – BOOT ...-サイプレス開発者コミュニティ

15. I2C

15.1. 実際のバスの状態に基づいてI2C構成をどのように評価できますか？

URL：  Traveo II自動車ボディコントローラー-FAQ– I2C -...-サイプレス開発者コミュニティ

16. TCPWM

16.1. TCPWMチャネルのインデックスはどのように計算できますか？

URL： Traveo II Automotive Body Controller-FAQ – TCPWM ...-サイプレス開発者コミュニティ

17. フォールト

17.1. フォールト割り込みが発生したときにVALIDビットをチェックすることは必須ですか？

URL： Traveo II Automotive Body Controller-FAQ – FAULT ...-サイプレス開発者コミュニティ

18. ウォッチドッグ

18.1. Traveo IIデバイスのウォッチドッグのクロックソースは何ですか？
18.2. WDTによってトリガされるRESETはどのように発行できますか？
18.3. Traveo IIデバイスのウォッチドッグを有効にするにはどうすればよいですか？

URL： Traveo II Automotive Body Controller-FAQ – WATCH ...-サイプレス開発者コミュニティ

19. RTC

19.1. Traveo IIデバイスのRTCの許容範囲はどれくらいですか？

URL：  Traveo II自動車ボディコントローラー-FAQ– RTC -...-サイプレス開発者コミュニティ

Original KBA: Unable to Connect to PSoC 64 MCU after "Erase Chip" Operation in J-Flash Tool - KBA232539

Translated by: Kenshow

==============================

タイトル： J-Flashツールで「チップの消去」操作後にPSoC64 MCUに接続できない - KBA232539

作成者：  VitaS_81           バージョン：  **

背景：この問題は、「チップの消去」操作中に、消去から保護されていないメインフラッシュ領域に割り当てられたサイプレスセキュアブートローダを含むデバイスのフラッシュ全体が消去されるために発生します。

解決策：「チップの消去」の代わりに、J-Flashツールの「セクターの消去」操作を使用します。

チップの消去操作をすでに実行している場合は、PSoC^®64Secure MCU Secure Boot SDKユーザーガイドの再プロビジョニング手順を使用して、Cypress SecureBootloaderをPSoC64MCUに再プログラムします。