FX2LP とイメージセンサの接続 - Community Translated (JA)
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
Community Translated by MoTa_728816 Version: *A
回答:
ハイスピードUSBコントローラ FX2LP CY7C68013A は
図1 のように(ベンダ固有モードで)イメージセンサアプリケーションに使用できます。
図1 FX2LPとイメージセンサの接続
FX2LP ピンの説明:
・ CLKOUT: FX2LP はイメージセンサに 12-MHz, 24MHz, または48MHz のクロックを供給できます。
FX2LP をクロックソースとして使用することによりイメージセンサ用に追加のクロックソースを用意する必要がなくなります。
・ IFCLK: FD上のデータ転送は IFCLK に同期されます。
・ SLWR: FX2LP はスレーブFIFOモードで使用されます、データをエンドポイントバッファに書込むためには SLWR をアサートする必要があります。
・ PA0: この GPIO はフレームの開始/終了を監視用に使用できます。PA0 は通常のGPIOとしても、VSYNC監視用の割込みピンとしても使用できます。
・ FD[7:0]: FX2LP の ポート B は8ビットのパラレルインターフェースとして使用する必要があります。もしイメージセンサのデータラインが8本より多い (16本以下の) 場合には、上位8本のデータラインを接続して、残りのラインをフローティングにしておくと良いです。もし8本より多い (16本以下の)データライン全てを使用されたい場合、ポートB と ポートD を合わせて 16ビットのパラレルビットインターフェースとして使用してください。この場合、FX2LP はピクセル毎に(データラインが 8本より多く 16本より少ない場合には余剰なビットを追加して) 2バイトのデータを送ります。ピクセルのデータではない余剰なビットはホストアプリケーションで取り除く必要があります。
・ I2C: FX2LPは I2Cマスタとして機能します。I2Cインターフェースを使用してイメージセンサのレジスタ設定を行うことができます。
イメージセンサ ピンの説明:
・ XCLK: クロック入力ピン。もしイメージセンサが 12MHz, 24MHz, または48MHz のクロックに対応していない場合、別途クロックソースを用意する必要があります。
・ PIXCLK: イメージセンサのデータは PIXCLK に同期されます、このピンは FX2LP の IFCLK に接続してください。
・ VSYNC: フレームの開始と終了を示すフレームの有効信号です。
・ HSYNC: データライン上のデータが有効データであることを示すラインの有効信号です。
・ D[7:0]: イメージデータを転送するデータ出力ラインです。
・ FX2LP の FIFOADR0 と FIFOADR1 ピンは使用されるエンドポイントバッファに合わせて論理ハイ、論理ローに接続する必要があります。
以降のフローチャートでアプリケーションの概要を示します。
ホストアプリケーションフローチャート
FX2LP プロジェクトフローチャート
注:フローチャート上の (1) および (2) は単なる参照ポイントです。
注: FX2LP はヘッダとフッタを要求する UVC クラスはサポートしていません。
8051 CPU はフレーム間にヘッダとフッタを挿入できるほど高速ではありません。
その為、もし FX2LP で UVC クラスを実装したい場合には外付け FPGA を使う必要があります。
そのFPGAがフレーム間にヘッダとフッタを挿入後、データを FX2LP に渡す必要があります。
FX2LP を使用して UVC クラスを実装したサンプルプロジェクトは https://community.cypress.com/docs/DOC-14406 をご参照ください。
サンプルプロジェクトを入手するためには http://www.cypress.com/support にて技術サポートケースを作成してください。