Hi, Kenshow-san
Confirm to work this KBA.
Thanks,
Hi Jenna-san,
Japanese translation was over.
Please check below.
Original KBA:
Traveo II Automotive Body Controller - FAQ – CPU - KBA232509
Thanks,
Kenshow
==============================
タイトル: TraveoII自動車ボディコントローラー – FAQ – CPU - KBA232509
ホームページ: TraveoII自動車ボディコントローラー-FAQ– CDC -...-サイプレス開発者コミュニティ
メモリの特定の領域(未使用のCodeFlashなど)からの実行を回避したい場合は、この領域から実行しないようにメモリ保護ユニット(MPU)を設定できます。プログラムがこの領域から実行しようとすると、メモリ管理障害例外がトリガされます。MPUの詳細については、Armユーザーガイドを参照してください。
いいえ、Traveo II Body HighデバイスのCM7は、排他的メモリアクセス命令をサポートしていません。セマフォを実装しようとしている場合は、Traveo IIで利用可能なIPCリソースを使用できます。
CPUSS_CM7_x_CTL.PPB_LOCKは、これらのレジスタへの書き込みを制御するために使用されます。これらのレジスタへの書き込みを有効にするには、これらのビットフィールドを0にする必要があります。詳細については、レジスタTRMを参照してください。
CPUSS_CM0_PC_CTLおよびCPUSS_CM0_PCx_HANDLERレジスタは、PERI_MS_PPU_FX_CPUSS_BOOT PPUによって保護されており、変更できません。これらのレジスタは、ブートコードで使用することを目的としています。現在、以下の方法でシステムコールに使用されているのはCPUSS_CM0_PC1_HANDLERのみです。例外ハンドラのアドレスがCPUSS_CM0_PC1_HANDLERと一致すると、PCは「1」に変更されます。これはシステムコールの実行に必要です。したがって、これらのレジスタをユーザーアプリケーションに使用することはできません。
リセット後、CM4 / 7コアはCM0+によって有効になるまでDeepSleepにあります。
==============================
5-Mar-2021
Kenshow
Hi, Kenshow-san
Well receive your translation, and it is now published to web.
Thank you for your contribution.
You will be rewarded as a point.
Best regards,