Community Translation - PLL Clock Jitter Impact on CAN Precision in TRAVEO II Family MCU – KBA233420

Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
keni_4440091
Level 7
Level 7
500 replies posted 100 solutions authored 50 solutions authored

Dear supporter

I want to translate the following KBA. Please confirm to my work.

PLL Clock Jitter Impact on CAN Precision in TRAVEO II Family MCU – KBA233420

Regards,

Nino

0 Likes
1 Solution

Dear Jenna

The following shows the translation in Japanese for the targeted KBA, please confirm and double check.

Regards,

Nino

 

TRAVEO IIファミリMCUのCAN精度に対するPLLクロックジッタの影響 – KBA233420

 

Version: **

 

質問: PLLクロックがCANペリフェラルで使用されている場合、CANの精度に対するPLLジッタの影響はどのようにして評価しますか?

 

回答: CANの精度に対するPLLジッタの影響を評価するには以下の式を使用してください。

 

keni_4440091_4-1624317031885.png

 

ここで、

 

tjitter = 絶対間隔として指定されるPLLクロックジッタ(製品データシートで記載されるCAN PLLジッタ)

NBT = 標準ビット時間(与えられたCANビットレートの逆)

10 = 電気的障害がない場合、ビットスタッフィングによって保証される再同期の間の最大ビット長。5ビットドミナントが継続し、5ビットレセッシブが継続する場合は、10ビットであり、通常の通信の間は最悪のケースです。

 

dfjitterの結果は、MCUドリフトと同等で、以下に示すように、水晶または共振器の発振器のドリフト値に追加する必要があります。

dftotal = dfjitter + dfoscillator

 

以下に示すのは、CYT2B7シリーズのPLLクロックがCAN精度の仕様に適合するかどうかを検証する例です。

 

例:

 

  • CANビットレート = 1Mbps
  • PLLジッタ = ±0.75 ns(CYT2B7シリーズデータシートのPLL仕様SID345Aから)
  • 外部水晶発振器(ECO)のドリフト: dfoscillator  = ± 0.01%(基本的に水晶サプライヤーによって提供される)
  • 認められているCANノード周波数許容誤差: df = ± 0.01%

 

1 MbpsビットレートはNBTでの結果 = (1/1 Mbps) = 1µs。 関連するPLLジッタ間隔±0.75 nsは絶対間隔tjitter  = ± 1.5 nsでの結果。

 

keni_4440091_3-1624316986005.png



その結果、CYT2B7のCAN PLLジッタ仕様はCAN仕様に適合します。

 

注: このKBAはTRAVEO II MCUの以下のシリーズに適用されます。

  • CYT2 シリーズ
  • CYT3 シリーズ
  • CYT4 シリーズ

View solution in original post

0 Likes
3 Replies
JennaJo
Moderator
Moderator
Moderator
1000 replies posted 750 replies posted 500 replies posted

Hi, Nino-san

Confirm to work this KBA.

Thanks. 

Jenna Jo
0 Likes

Dear Jenna

The following shows the translation in Japanese for the targeted KBA, please confirm and double check.

Regards,

Nino

 

TRAVEO IIファミリMCUのCAN精度に対するPLLクロックジッタの影響 – KBA233420

 

Version: **

 

質問: PLLクロックがCANペリフェラルで使用されている場合、CANの精度に対するPLLジッタの影響はどのようにして評価しますか?

 

回答: CANの精度に対するPLLジッタの影響を評価するには以下の式を使用してください。

 

keni_4440091_4-1624317031885.png

 

ここで、

 

tjitter = 絶対間隔として指定されるPLLクロックジッタ(製品データシートで記載されるCAN PLLジッタ)

NBT = 標準ビット時間(与えられたCANビットレートの逆)

10 = 電気的障害がない場合、ビットスタッフィングによって保証される再同期の間の最大ビット長。5ビットドミナントが継続し、5ビットレセッシブが継続する場合は、10ビットであり、通常の通信の間は最悪のケースです。

 

dfjitterの結果は、MCUドリフトと同等で、以下に示すように、水晶または共振器の発振器のドリフト値に追加する必要があります。

dftotal = dfjitter + dfoscillator

 

以下に示すのは、CYT2B7シリーズのPLLクロックがCAN精度の仕様に適合するかどうかを検証する例です。

 

例:

 

  • CANビットレート = 1Mbps
  • PLLジッタ = ±0.75 ns(CYT2B7シリーズデータシートのPLL仕様SID345Aから)
  • 外部水晶発振器(ECO)のドリフト: dfoscillator  = ± 0.01%(基本的に水晶サプライヤーによって提供される)
  • 認められているCANノード周波数許容誤差: df = ± 0.01%

 

1 MbpsビットレートはNBTでの結果 = (1/1 Mbps) = 1µs。 関連するPLLジッタ間隔±0.75 nsは絶対間隔tjitter  = ± 1.5 nsでの結果。

 

keni_4440091_3-1624316986005.png



その結果、CYT2B7のCAN PLLジッタ仕様はCAN仕様に適合します。

 

注: このKBAはTRAVEO II MCUの以下のシリーズに適用されます。

  • CYT2 シリーズ
  • CYT3 シリーズ
  • CYT4 シリーズ
0 Likes
IFX_Publisher2
Community Manager
Community Manager
Community Manager
25 likes received 1000 replies posted First like given

Hi,  Nino san,

Confirmed to receive this KBA.

Thank you for your contribution.

Thanks,
Bindu

0 Likes