- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi,
I tried to translate the following one into Japanese.
I/O Switching Power for Sync SRAM - KBA82208
https://community.cypress.com/docs/DOC-11667
=========================
タイトル:
同期SRAMのI/Oスイッチング電力について - KBA82208
質問:
同期SRAMのデータシートに記載しているIDD(VDDの動作電流)は、コア電流とI/O電流の合計値ですか?
回答:
いいえ。データシートに記載している電流値は、メモリ(IDD)のコアによる消費電流値です。
I/Oによって引き出される電流(IDDQ)は、データシートでは記載されておりません。その値は、デバイスのI/Oによって駆動される負荷とI/Oのスイッチング数に依存するためです。
同期SRAM製品のI/Oスイッチング電力を計算するには、下記リンクの電力計算ツールを使用してください。
http://www.cypress.com/?docID=23984
例として、QDR-IIメモリ(CY7C1315KV18 - 512 K x 36)について考えてみましょう。
- 活動係数 α = 1 (データはクロックの両エッジで転送される場合。標準同期でNoBLの場合は0.5となります。)
- 最大クロック周波数 f = 333 MHz
- 負荷容量 CL= 5 pF (この値は実際のボードレイアウトとメモリの出力ピンから見た負荷容量に依存します。)
- スイッチングI/O数 N = 36 (これは負荷を駆動するI / Oの数です。)
- VDDQ = 1.9 V (最大)
式に基づいて、 P = α f CL VDDQ2 N
I/Oスイッチング電力 = 216 mW
IDDQ = 113 mA
回路設計者は、この値に応じた電源回路を設計する必要があります。
=========================
BR,
Yoshinori Takano
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hello, Takano-san
We receive your translation, it will be published to KBA to Community.
After upload, You will receive the points as the word of KBA.
Due to the current delay of internal review, Please bear with me for the delayed the response.
It could be delayed, but it will be processed soon.
Thanks for your contribution to CDC!
Will keep you update the status.
Thanks,
Jenna Jo
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi,
I checked the Japanese translation and changed it a little in red.
Corrected the bullet number to the alphabet.
Kenshow
=========================
タイトル:
同期SRAMのI/Oスイッチング電力について - KBA82208
質問:
同期SRAMのデータシートに記載しているIDD(VDDの動作電流)は、コア電流とI/O電流の合計値ですか?
回答:
いいえ。データシートに記載している電流値は、メモリ(IDD)のコアによる消費電流値です。
I/Oによって引き出される電流(IDDQ)は、データシートでは記載されておりません。その値は、デバイスのI/Oによって駆動される負荷とI/Oのスイッチング数に依存するためです。
同期SRAM製品のI/Oスイッチング電力を計算するには、下記リンクの電力計算ツールを使用してください。
http://www.cypress.com/?docID=23984
例として、QDR-IIメモリ(CY7C1315KV18 - 512 K x 36)について考えてみましょう。
- 活動係数 α = 1 (データはクロックの両エッジで転送される場合。ので、標準同期でNoBLの場合は0.5となります。)
- 最大クロック周波数 f = 333 MHz
- 負荷容量 CL= 5 pF (この値は実際のボードレイアウトとメモリの出力ピンから見た負荷容量に依存します。)
- スイッチングI/O数 N = 36 (これは負荷を駆動するI / Oの数です。)
- VDDQ = 1.9 V (最大)
式に基づいて、 P = α f CL VDDQ2 N
I/Oスイッチング電力 = 216 mW
IDDQ = 113 mA
回路設計者は、この値に応じた電源回路を設計する必要があります。
=========================
13-Oct-2020
Kenshow