Community Translation - Can VCC, VI/O & RESET signals have a stepped rising edge during power-on or Vcc ramp-up for the S29GL-P? - KBA203392

KaKi_1384211 · ‎Jul 24, 2020

Hi Jenna-san,

I want to translate the following KBA203392 into Japanese, please confirm to my work.

Thanks and regards,

Kiku

KaKi_1384211 · ‎Jul 28, 2020

Hi Jenna-san,

Please confirm this KBA203392.

Thanks and regards,

Kiku

KaKi_1384211 · ‎Aug 13, 2020

Hi Jenna-san,

Could you please confirm this KBA203392?

Thanks and regards,

Kiku

KaKi_1384211 · ‎Aug 23, 2020

Hi Jenna-san,

I have translated the following KBA203392 to Japanese.

_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

【タイトル】

Cypress S29GL-Pの電源投入時、または VCC起動時に、VCC、VIO、及び RESET信号に階段状の立ち上がりステップを設定できますか?

【質問】

Cypress S29GL-Pの電源投入時、または VCC起動時に、VCC、VIO、及び RESET信号に階段状の立ち上がりステップを設定できますか?

【回答】

Cypress S29GL-Pに関しては、電源投入時、VCCは単調に上昇し(立ち上がりステップがない状態)、リセット動作中、

VLKOより大きくなければなりません。

VIOはVCCに接続するか、別の電圧レベルで駆動することができます。

後者の場合、RESET#がネゲート(High)される前にVIOはVIO_MIN以上で、VIO_MINとVCC+100mVの間で維持される必要があります。

VCCの起動中、RESET#はアサート(Low)にする必要があります(VCCがVCC_MINを超える期間から、ネゲートされている期間)。

RESET＃はtVCSの期間、アサート(Low) されたままにする必要があります。（アプリケーションノートの図1を参照してください。）

制御信号の遷移は、RESET#のネゲート(High) に続いて、tRHの期間後、開始できます。

アプリケーションノート "Reset Voltage and Timing Requirements for MirrorBit® Flash" の下記URLへアクセスしてください。

_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/_/

Thanks and regards,

Kiku

Re: Community Translation - Can VCC, VI/O & RESET signals have a stepped rising edge during power-on or Vcc ramp-up for the S29GL-P? - KBA203392