- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi,
I tried to translate this KBA227570 into Japanese.
Sensor Trace Length and Width of PSoC 4 CapSense CSD – KBA227570
----------------------------------
タイトル:PSoC 4 CapSense CSDのセンサートレースの長さと幅について
内容:
推奨される最大トレース長は、標準の PCB では12インチ(300 mm)、フレックス回路では2インチ(50 mm)です。最大推奨トレース幅は7ミル(0.18 mm)です。CapSense® ではトレースからハッチをグラウンドハッチやシールドハッチを 10mil ~ 20 mil(0.25mm~0.51mm)でトレースを囲む必要があります。
一部のアプリケーションでは、推奨される最大値よりも長いセンサートレースを使用する必要があります。このような場合 CapSense センサートレース、特にフレックス回路のセンサートレースの等価抵抗に注意する必要があります。センサーのトレースが長いほど等価抵抗は大きくなります。特定のセンスクロック周波数では、等価抵抗が大きすぎるとセンサの充放電が不十分になり感度の低下し消費電力が高くなります。
より長いセンサートレース長がデザインで使用されている場合は、センスクロック周波数設定を再確認してください。正確な最大センスクロック周波数を計算するには、AN85951の「Sense Clock Related Parameters」セクションを参照してください。実際にはセンスクロックを変更し、より低いセンスクロック周波数を使用してセンサ信号が大きくなるかどうかを監視し、最適な SNR を提供できる最大センスクロック周波数を選択します。
参照:
AN85951 - PSoC® 4 and PSoC® 6 MCU CapSense® Design Guide
----------------------------------
Best Regards,
Asanuma
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi, Asamura-san
Sorry that it was late to confirm on your work.
Confirm this work and it will be processed to release by early of next Qtr.
Thanks,
Jenna