Hi,
I tried to translate this KBA203622 into Japanese.
How do I optimize memory read throughput in case of parallel NOR flash storage? - KBA203622
==========
タイトル：パラレルNORフラッシュ ストレージの場合、メモリのリード スループットを最適化するにはどうすればよいですか？
バージョン：*A
質問：
パラレルNORフラッシュ ストレージの場合、メモリのリード スループットを最適化するにはどうすればよいですか？
回答：
次の手順は、多くのケースで最適なシステム設定を見つけるのに役立ちました。
フラッシュを非同期モード(pNOR)で開始し、信号遅延(PCBトレース、追加コンポーネントなど)を考慮してもフラッシュ メモリ デバイスとコントローラの両方の仕様が満たされるように、メモリ コントローラの設定(待機状態、ホールド時間)を構成します。ロジック アナライザを使用して、ソフトウェアの観点から正しいかを検証します。
その後、ページまたはバースト モードを有効にすると、性能エンベロープをさらに押し上げられるかもしれません。多くの場合、コントローラ クロックの周波数をわずかに変更することで、デバイスの制限に合わせやすくなります。
タイミングが最適化されたら、ストール状況、つまりバス上でのアイドル時間が長いのか、対応する波形を確認します。このような切れ間は通常、プロセッサ内部のデータ移動動作によって発生するので、多くの場合は最適化することができます。
DMAはCPUを他の動作のために解放しますが、DMAは常に最高のスループット レートを提供する最速のアプローチではないことに注意してください。memcpy()を介した従来のPIOは、CPUがI/O操作に利用可能な場合(システムブート時など)には、より良い結果が得られることがよくあります。
==========
BR,
Omoi
