Hi,
I tried to translate this KBA89262 into Japanese.
Dummy Read Cycle – KBA89262
https://community.cypress.com/docs/DOC-9370
==========
タイトル：
ダミーリードサイクルについて – KBA89262
質問：
同期SRAMにてダミーリードサイクルの重要性を教えて下さい。
回答：
バスの競合を回避するため、リードサイクルからライトサイクルへの遷移中にダミーリードサイクルが使用されます。
リードサイクルでは、データラインはSRAMによって駆動されます。一方でライトサイクルでは、データラインはトライステートにする必要があり、外部から駆動されます。
もし適切なタイミングにてデータラインがハイインピーダンス状態になった後でデータ信号を受信できれば、そのデバイスは正しく動作します。しかしもし適切なタイミングが満たされない場合、バスの競合が発生する可能性があります。
安全に動作させるため、リードサイクルとライトサイクルの間に、ダミーリードサイクルを導入できます。
ダミーリードサイクルの間、データラインはハイインピーダンス状態になります。その次のサイクルで、データラインに書き込みデータが供給されるでしょう。
==========
BR,
Takano
