PSOC4 use both IIC and LIN communication

[huxu_3301281]

我在使用贵司芯片CY8C4125AZI-483

在使用LIN通信和EzIIC的时候，我的引脚配置如图所示，但是在编译的时候显示引脚冲突，这是什么原因造成的呢？应该如何解决？

另外，我在使用ADC和capsense的时候也遇到过类似的问题，如下图所示，最后不得不调整PCB借口解决。麻烦能够解释一下原因，在设计初始阶段应该注意什么？如何避免类似的问题发生呢？

[LinglingG_46 · Accepted solution]

你在上面的描述中有两幅图，下面一幅图因为给的信息比较少，我不太清楚原因。

上面一幅图所指示的错误原因是：

P3.0 P3.1 和P0.4 P0.5 都是连接的SCB[1], 所以这两个只能取其中一组。

另外一组你可以分到SCB[0],P4.0 和P4.1上面。

所以一般画原理图的时候，都建议在creator中先把管脚分配一下，看是否编译通过，避免发生这样的问题。下面两个应用笔记参考一下：

https://www.cypress.com/documentation/application-notes/an88619-psoc-4-hardware-design-consideration...

https://www.cypress.com/documentation/application-notes/an86439-psoc-4-using-gpio-pins