PSoC4100S Plus CapSense のプロセスばらつきについて

Tip / ログイン to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
TASU_1799426
Level 2
Level 2
5 sign-ins First solution authored 5 replies posted

ご担当者様

CSD方式のCapSenseで、

Finger Threshold のマージンを検討するにあたり、プロセスばらつきのパラメータを考慮したいのですが、

PSoC4100S Plus では、プロセスばらつきによるRawカウントの変動は何%程度あるでしょうか?

(補足)

マージン検討においては電圧や温度変動、基板や電極などの外部要因のばらつきの方が支配的で、

プロセスのばらつきはほとんど無視できるレベルと想像していますが、数値的目安を教えてください。

(はぼ0%と考えてよければ、その旨ご回答いただけると助かります。)

よろしくお願いします。

0 件の賞賛
1 解決策

> そうすると、(デバイス単体で)Finger Threshold のマージンを検討する際には、

> IDACの誤差±10%の影響により、Rawカウントが±10%変動すると考えてよろしいでしょうか?

についてですが、ご理解の通りです。

AN85951 - PSoCR 4 and PSoCR 6 MCU CapSense Design Guide

https://www.cypress.com/file/46081/download

のEquation 3-6. Single IDAC Sourcing Raw Countを参照ください。

以上です。

元の投稿で解決策を見る

4 返答(返信)
Takashi_M
Moderator
Moderator
Moderator
1000 replies posted 500 solutions authored 750 replies posted

プロセスのばらつきに付きましては、ほぼ無視できるレベルと認識しております。

CapSenseについてIC単体の主な個体差はBaseline Auto-Calibrationの誤差(±10%)で、

Baseline Auto-Calibrationの誤差の要因はIDACの誤差(±10%)になり、

ご質問のプロセスのばらつきはこのIDACの誤差に含まれてしまうかたちになります。

IDACの誤差(±10%)はPSoC 4: PSoC 4100S Plus Datasheet https://www.cypress.com/file/396611/download

Table 13. CSD and IDAC Specifications (continued)を参照ください。

pastedImage_12.png

以上です。

TakashiM_61さん

回答ありがとうございます。

プロセスのばらつきはIDACの誤差±10%に含まれるとのこと了解いたしました。

そうすると、(デバイス単体で)Finger Threshold のマージンを検討する際には、

IDACの誤差±10%の影響により、Rawカウントが±10%変動すると考えてよろしいでしょうか?

IDACの誤差±10%がCapSenseのパラメータ(RawカウントやSignalカウントなど)のどの部分に影響するのか

が解らなかったので再度確認させてください。

よろしくお願いします。

以上

0 件の賞賛

> そうすると、(デバイス単体で)Finger Threshold のマージンを検討する際には、

> IDACの誤差±10%の影響により、Rawカウントが±10%変動すると考えてよろしいでしょうか?

についてですが、ご理解の通りです。

AN85951 - PSoCR 4 and PSoCR 6 MCU CapSense Design Guide

https://www.cypress.com/file/46081/download

のEquation 3-6. Single IDAC Sourcing Raw Countを参照ください。

以上です。

TakashiM_61さん

ご回答ありがとうございます。

了解いたしました。

以上

0 件の賞賛