- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
CY8CKIT-145-40XX(IC=CY8C4045AZI-S413)を使った
自己容量方式ボタンのノイズ耐性を向上させる場合、
「低抵抗」と「GND層追加」のどちらの方が有効かを教えて下さい。
解決済! 解決策の投稿を見る。
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
ハードウェアでの伝道性ノイズに対しては "低抵抗"、"GND層追加" 共にあまり有効ではございません。
これは電源トレース(VDDD/VDDA/VDDIO, VCCD)からの伝導性ノイズを抑えることができないからです。
この伝導性ノイズに対しては、電源トレースに有効なフィルタ(例えばPI フィルタ)を付ける事が有効であると考えます。
もしくはPSoCの電源供給にノイズが発生しにくい外部LDOを使用です。
一方放射性ノイズに対しては、CapSenseピンの直列抵抗の値を推奨値560Ωから10KΩに上げる事でノイズを抑えるたりします。
一度下記ドキュメントを参照ください。
http://www.cypress.com/documentation/application-notes/an88619-psoc-4-hardware-design-considerations
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
ハードウェアでの伝道性ノイズに対しては "低抵抗"、"GND層追加" 共にあまり有効ではございません。
これは電源トレース(VDDD/VDDA/VDDIO, VCCD)からの伝導性ノイズを抑えることができないからです。
この伝導性ノイズに対しては、電源トレースに有効なフィルタ(例えばPI フィルタ)を付ける事が有効であると考えます。
もしくはPSoCの電源供給にノイズが発生しにくい外部LDOを使用です。
一方放射性ノイズに対しては、CapSenseピンの直列抵抗の値を推奨値560Ωから10KΩに上げる事でノイズを抑えるたりします。
一度下記ドキュメントを参照ください。
http://www.cypress.com/documentation/application-notes/an88619-psoc-4-hardware-design-considerations
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
Tamx様
本件のご回答を宜しくお願い致します。
Gunze 高山
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
Tamx様
次回試作の設計検討に情報が必要ですので、
センサー設計についてのコメントをお待ちしております。
Takayama
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
"低抵抗"、"GND層追加"以外でノイズ耐性を向上させる方法としては、下記の図のようにFlex(フィルム)基盤のボーダーにグランドトレースを配置、です。
(下記図の右下はGroundと記載されています。)
尚、CY8CKIT-145-40XXでの防水設計について にてコメントさせて頂いておりますが、弊社では1層での構成を推奨しておりません。
防水設計及び本件のノイズ耐性を向上を考慮すると下記が推奨するパターンになります。
参考資料は
PSoC® 4 and PSoC 6 MCU CapSense® Design Guide : section 7.4 PCB Layout Guidelines
Design Considerations for Electrical Fast Transient Immunity of a CapSense® System : section 6.1.2 PCB Layout
になります。