- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
I checked Application note, #001-58764 Rev. *I.
http://www.cypress.com/file/44471/download
My apology for writing in Japanese.
Device:CY7C68013A-56PVXCT(FX2LP)
USB CDC(Communication Device Class)の構成例として上記アプリケーションノートを参照しています。
なお、現在検討中のハードウェア構成は次の通りです。
PC - FX2LP - FPGA
■質問
FPGAに対し、Abstract Control Model Requestを通知する事は可能か。
■補足
Abstract Control ModelはCDC規格のサブクラスの一つで、仮想COM
ポートのエニュメレーションに使用するModelと認識しています。
Abstract Control Model RequestsをFPGAが取得するためにはエンド
ポイント0がFIFOバス経由で読める事が必要かと考えていますが、現状
ではそれは不可能と認識しております。
(この点は、下記の別スレッドで確認させていただきました)
https://community.cypress.com/thread/34294
何らかの方法でFPGAにAbstract Control Model Requestを通知する
手法がございましたらご教授ください。
Solved! Go to Solution.
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
FX2LPのI2Cでは、Control Endpointを使用してEP0を介したコマンドを送信することができます。
これを使い、FPGAに対し、Abstract Control Model Requestを通知する事が可能です。
Best regards,
Hirotaka Takayama
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
FX2LPのI2Cでは、Control Endpointを使用してEP0を介したコマンドを送信することができます。
これを使い、FPGAに対し、Abstract Control Model Requestを通知する事が可能です。
Best regards,
Hirotaka Takayama
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
迅速な回答ありがとうございます。
念のため確認させてください。
FX2LPに内蔵されているFIFOインターフェイスではEP0を読み出すことはできないが、
I2CではEP0を読み出すことが可能、という認識で正しいでしょうか。
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
左様でございます。