Abstract Control Model Request (FX2LP)

Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
hiyac_351831
Level 3
Level 3
25 replies posted 10 replies posted 10 questions asked

I checked Application note, #001-58764 Rev. *I.

http://www.cypress.com/file/44471/download

My apology for writing in Japanese.
Device:CY7C68013A-56PVXCT(FX2LP)

USB CDC(Communication Device Class)の構成例として上記アプリケーションノートを参照しています。
なお、現在検討中のハードウェア構成は次の通りです。
   PC - FX2LP - FPGA

■質問
FPGAに対し、Abstract Control Model Requestを通知する事は可能か。

■補足
Abstract Control ModelはCDC規格のサブクラスの一つで、仮想COM

ポートのエニュメレーションに使用するModelと認識しています。

Abstract Control Model RequestsをFPGAが取得するためにはエンド

ポイント0がFIFOバス経由で読める事が必要かと考えていますが、現状

ではそれは不可能と認識しております。
(この点は、下記の別スレッドで確認させていただきました)
https://community.cypress.com/thread/34294

何らかの方法でFPGAにAbstract Control Model Requestを通知する

手法がございましたらご教授ください。

0 Likes
1 Solution
HirotakaT_91
Moderator
Moderator
Moderator
500 replies posted 250 replies posted 100 replies posted

FX2LPのI2Cでは、Control Endpointを使用してEP0を介したコマンドを送信することができます。

これを使い、FPGAに対し、Abstract Control Model Requestを通知する事が可能です。

Best regards,

Hirotaka Takayama

View solution in original post

0 Likes
3 Replies
HirotakaT_91
Moderator
Moderator
Moderator
500 replies posted 250 replies posted 100 replies posted

FX2LPのI2Cでは、Control Endpointを使用してEP0を介したコマンドを送信することができます。

これを使い、FPGAに対し、Abstract Control Model Requestを通知する事が可能です。

Best regards,

Hirotaka Takayama

0 Likes

迅速な回答ありがとうございます。

念のため確認させてください。

FX2LPに内蔵されているFIFOインターフェイスではEP0を読み出すことはできないが、

I2CではEP0を読み出すことが可能、という認識で正しいでしょうか。

0 Likes

左様でございます。

0 Likes