非同期SRAMのデータ保持手順について。- Community Translated (JA)
Employee
8 25, 2020
01:14 AM
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
8 25, 2020
01:14 AM
Community Translated by KaKi_1384211 Version: **
Translation - English: Data Retention Procedure for Async SRAM's
質問:
Cypress非同期SRAMを使用して、バッテリーバックアップされたSRAM、及び RTCを設計します。
そのため、数日間のバックアップ時間を確保するためにスーパーキャパシタを使用します。
その際、/CE、/WEと/OEをVccBATTにプルアップする必要はありますか?
他に何か考慮する必要はありますか?
回答:
/CE1をプルアップするだけで十分です。これによりChipの選択が解除されます。
SRAMはChipイネーブルピン(/CE1、またはCE2) のいずれかを使用して、Chipを選択、または 選択解除できます。
この場合、/CE1を使用して、Chipの選択を解除する場合は、CE2を常にHighに接続された状態にします。
/CEがプルアップされている時に/WEと/OEを制御する必要はありませんが、/WEと/CEがトグルしていると
デバイスが電流を消費している可能性がありますので、注意してください。
データを保持するために、Vccを0Vに落としてはいけません。
SRAMがデータを保持できる最低限の電圧までしか、低下させることはできません。
(データシートのデータ保持モードの特性に明記されています。)
また、電圧をVcc以下に下げる前に、/CEをプルアップする必要があります。
この記事を評価: