Traveo S6J3XXXシリーズMCUのクロック監視のPLL0クロックダウンテスト - KBA222351 - Community Translated (JA)

[GeethaP_31]

Community Translated by  keni_4440091           Version: *A

Translation - English: PLL0 Clock Down Test of Clock Supervisor in Traveo S6J3XXX Series MCUs - KBA222351

質問：

Traveo S6J3XXXシリーズMCUのクロック監視のPLL0クロックダウンテストでは、PLL0のCSVエラーが発生している時はCPUはリセットされません。PLL0のCSVエラーが発生している時に、どのようにしてCPUをリセットできますか？

回答：

ターゲット製品の推奨クロック設定によれば、PLL0のCSVエラーが発生している時は、CPUはリセットできません。

PLL0のCSVエラーが発生している時に、CPUにNMI（IRC0_NMIVA5）が通知されます。

LPP0のCSVエラーが発生している時のリセットやNMIの挙動を下図に示します。

ターゲット製品で、クロックドメイン0やMCUCクロック分配にSSCGを選択します。PLLmは選択できない事に注意して下さい。

従って、PLL0のCSVエラーが発生している時、CPUはリセットされず、かつターゲット製品でNMIが通知されます。

注意：　本KBAはTraveo MCUの下記シリーズに適応されます：

  S6J3300

  S6J3350

  S6J3360

  S6J3370

  S6J3400

  S6J3510