2つのSPIマスターと1つのSPIフラッシュ スレーブの管理 - KBA225990 - Community Translated (JA)

Version 1

    Community Translated by  HiOm_1802421        Version: **

     

    Translation - English:  Managing Two SPI Masters and One SPI Flash Slave - KBA225990

     

    質問:

    シングルIOとクアッドIOの2つのMCUを1つのS25FL128Sへ接続できますか?その時、シングルIOのMCUのアクセスが終了するまでクアッドIOのMCUのリセットは保持ですか?

     

    回答:

    はい、この配置を使用する多くのアプリケーションがあります。一般的な構成では、CANを介してフィールド アップデートのためにフラッシュに接続されたシングルIOのMCUと、高速IOを使用してフラッシュからアプリケーションをロードするクアッドIOのMCUがあります。シングルIOのMCUは、フラッシュのアップデートが完了するまでクアッドIOのMCUをリセット状態に保ちます。完了した時点で、クアッドIOのMCUはリセットから解放され、フラッシュの所有権を獲得します。これらのアプリケーションでは、次にシステムが再起動するまでシングルIOのMCUはマスターの役割を取得しません。特別な考慮事項については、以下を参照してください。

     

    重要なポイントは、フラッシュはシングル ユーザー デバイスであるため、その時点で1つのマスターのみがフラッシュにアクセスできるようにするための、何らかの手段を確保する必要があることです。

    • プライマリマスターがシステムのスリープまたはシャットダウン後までフラッシュの制御を取り戻せない場合は、「プライマリ マスター」が一方的に「セカンダリ マスター」をシステムの起動時にリセットするように設定しても、問題ありません。(これは冒頭の一節で説明したケースです)
    • システムの起動後にプライマリ マスターとセカンダリ マスターがフラッシュを共有する必要がある場合、一方のマスターが相互排除メカニズムを介して、もう一方のマスターがフラッシュを解放するまでフラッシュの制御を待機することが最も良い方法です。
    • 両方の方法を組み合わせて使用する事も出来ます。

     

    別の重要なポイントは、クアッドIOとシングルIOの両方で動作するようにフラッシュを構成する必要があることです。サイプレスは、コンフィギュレーション レジスタでQUADビットを1に設定し、これをフラッシュを構成するための「標準状態」として使用することを推奨します。この設定により、クアッドIOマスターがクアッドIOを使用できるようになり、シングルIOマスターがシングルIOを使用できるようになります。

     

    シングルIO(またはデュアルIO)マスターがSI/IO0とSO/IO1のみを使用している場合、つまり多重化されたWP#/IO2とHOLD#/IO3ピンの、WP#またはHOLD#機能を使用していない場合、QUAD=1の設定は適切に機能します。シングル/デュアルIOプロセッサーがWP#またはHOLD#機能を使用している場合、各マスターがフラッシュを使用する前に、QUADビットを正しい設定にする必要があります。

     

    QUAD = 1 を両方のマスターの標準状態として使用するのが最善の方法です。WRRコマンド中に電源障害またはリセットが発生すると、フラッシュ レジスタが破損する可能性があるためです。この問題を回避する最善の方法は、製造時にQUAD = 1を設定し、それ以降は変更しないことです。