CCGxデザインでのVBUS FETスルーレート – KBA227425 - Community Translated (JA)

Version 1

    Community Translated by keni_4440091         Version: **

     

    Translation - English: VBUS FET Slew Rate Control in CCGx Designs – KBA227425

     

    質問:

    VBUS FETのターンオンスルーレートをCCGxデザインにおいてどのように制御できますか? CCGxベースデザインで突入電流を制限するためにVBUS FETのソフトスタートをどのように実装できますか?

     

    回答:

    プロバイダーとコンシューマーのパスを共通のType-C VBUSパスに接続するためにVBUS FETは使用されます。 各パスはCCGxコントローラーによって駆動されるゲートを持つFETスイッチのセットとなります。 VBUS_P_CTRLピンおよびVBUS_C_CTRLピンまたは信号は各々のプロバイダーおよびコンシューマパスFETを制御します。 これら2つのFETのゲート信号は同様に同じ方法で処理できます。 アクティブHIGHの制御信号でPMOS FETを使用する場合は、常にメインPMOS FETを切り替えるために反転NMOSゲートドライバーを使用します。 表1は様々なCCGxデバイスで使用されるVBUS FETタイプとゲート駆動方式を示しています。 CCG6には突入電流を低減するプログラム可能なP_CTRL FETのスルーレートを持つPMOSゲートドライバブロックが内蔵されています。

     

    1. 各々のCCGx製品のゲートドライブ方式s

    CCGx 製品

    CCG2

    CCG3

    CCG3PA

    CCG4

    CCG5

    CCG6

    VBUS FET タイプ

    PMOS

    NMOS

    PMOS

    PMOS

    PMOS

    PMOS

    ゲートドライブタイプ

    アクティブ・ハイ

     

    1. P_CTRL = 1
    2. Provider FET Turn ON
    NMOS ゲートドライバ内蔵 P_CTRL/C_CTRL varies from 0 to
      VBUS+2*VDDD
    アクティブ・ロー
    1. P_CTRL= 0
    2. Provider FET Turn ON
    アクティブ・ハイ
    1. P_CTRL = 1
    2. Provider FET Turn ON
    アクティブ・ロー
    1. P_CTRL = 0
    2. Provider FET Turn ON
    PMOS ゲートドライバ内蔵
    1. P_CTRL = 0
    2. Provider FET Turn ON

     

     

    通常、フィルタ部品、負荷本体、電源システムの出力容量により、大きな容量がVBUSパスに関連付けられます。電力経路は、電力損失を最小限に抑えるために非常に低経路抵抗を持っています。したがって、FETスイッチを急に閉じると、経路抵抗がほぼ無限大から数ミリオームに変化し、大きな容量が急速に充電しようとします。これにより、突入電流と呼ばれる大きなVBUS電流が発生します。この突入電流の大きさは、障害イベントをトリガーしてSoCの保護システムを作動させるほど高くなる可能性があります。電流が十分に大きい場合、電流はPCBトレースを含むパスに沿った部品を損傷する可能性があります。接続中のアーク放電は、コネクタピンを損傷する可能性があります。

     

    これを回避するためには、ソフトスタートアップ機能を実装し、基本的にFETがターンオン時のゲート信号のスルーレートを下げることです。これにより、FETチャネルの抵抗がゆっくりと減少し、低いレートでVBUS容量が充電され、電力経路の突入電流が減少します。

    スルーを減らすには、ゲート信号の傾きを減らす必要があります。これは、必要な滑らかさに基づいて時定数を調整できるR-C回路、本質的に積分特性を持つフィルタによって実現できます。このRC回路の抵抗は参照回路図で指定されているゲート駆動パス上の既存の抵抗にすることも、あるいはFETのゲートの応答性を損なうことなく追加の抵抗でもできます。

     

    1. CY4532 EVKPMOS FETでのソフトスタート用スナバ容量

     

     

    ターンオン時間の減少は次の影響を受けます:

     

    FETゲート容量(CGS/CGD

    RC回路容量

    ゲートドライブパスの全体抵抗

    FETVDD)のドレイン電圧

     

    新しいターンオン時間を推定するために、これらの設計要因を検討し、ネットワークをシミュレーションする必要があります。ターンオン時間を過度に長くすると、FETで大きな電力損失(スイッチング損失)が発生する可能性があり、仕様のタイミング内で電力経路を切り替えられなくなると、障害イベントが誤ってトリガーされる可能性があることに注意してください。

     

    1と図2は、EVKに実装されているソフトスタート用のコンデンサの位置を示しています。デフォルトでは、これらのコンデンサはサイプレスEVKに実装されていません(DNL)が、必要に応じて適切な値を実装できます。

    2. CY4531NMOS FETのソフトスタート用スナバ容量