SPI を使用した PSoC® Creator™ プロジェクトの静的タイミング解析 (STA) の Time Violation ウォーニングメッセージ - KBA94528 - Community Translated (JA)

Version 1

    Community Translated by  Motoo Tanaka Expert       Version: **

     

    Translation - English: Time Violation Warning Messages Static Timing Analysis (STA) for a SPI-Based PSoC® Creator™ Project - KBA94528

     

    質問:

    SPI を使用した PSoC® Creator™ プロジェクト の STA ウォーニングはどのように対処したら良いでしょうか?

     

    回答:

    下記のような書式のウォーニングメッセージが表示される場合があります:

     

    sta.M0019: time_violation_timing.html: Warning-1367: Hold time violation found in a path from clock ( CyBUS_CLK ) to clock ( Pin_6(0)/fb ). (File=C:\Users\gore\Documents\PSoC Creator\ndkfgjkl\ndkfgjkl.cydsn\ndkfgjkl_timing.html)

     

    SPI マスター (SPIM) と SPI スレーブ (SPIS) の入力ピンオプションで図 1 のように “Double-Sync” オプションを選択した場合に、このようなウォーニングが表示される場合があります。このオプションでは “Transparent” を選択することをお勧めします。

     

    図 1. Sync Mode を “Transparent” に設定する

     

    1.png

     

    図 2. 入力ピンの Sync  Mode 設定

     

    2.png