PSoC 3 / PSoC 4 / PSoC 5LP / PSoC 6 MCUデザインでのフラッシュ行(row)の書き込み中のリセットについて- KBA229051 - Community Translated (JA)
Employee
5 21, 2020
03:27 AM
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
5 21, 2020
03:27 AM
Community Translated by YoOb_1790021 Version: **
フラッシュ書き込み中は、デバイスの電源が安定している必要がありますので、デバイスをリセットしないでください。そうしないと、フラッシュ操作が中断され、完了したと安心はできません。フラッシュ行(row)の書き込み時間については、各デバイスのデータシートの Flash AC Specifications の表を参照してください。
リセットソースには、XRESピン、ソフトウェアリセット、CPUロックアップ状態と特権違反、不適切な電源レベル、およびウォッチドッグリセットが含まれます。フラッシュ書き込み、Emulated EEPROMコンポーネント、ブートローダー、または、Device Firmware Update SDKを設計にて使用している場合は、これらのリセットが誤ってアクティブにならないようにしてください。安定した電源設計に関する推奨事項については、各デバイスのハードウェア設計に関する考慮事項のアプリケーションノートを参照してください。
関連文書
- PSoC 6 MCU Hardware Design Considerations
- PSoC 4 Hardware Design Considerations
- PSoC® 3 and PSoC 5LP Hardware Design Considerations
- Booloadable Project Gets Stuck in Bootloader If Frequently Powered ON and OFF in PSoC 3, PSoC 4, or ...
- PSoC®/PRoC™ BLE Upgradable Stack OTA Project Gets Stuck in Launcher Project if Frequently Powered ON...
この記事を評価: