PSoC VDA/IDAC の出力電圧範囲 - KBA227543- Community Translated (JA)

Version 1

    Community Translated by  MoTa_728816          Version: **

     

    質問

    PSoC® VDAC/IDAC がデバイスの全動作電に使用できないのはなぜですか

     

    回答

    VDAC/IDAC 回路の基本構成ブロックはカレントミラ回路です。(のデバイスのアキテクチャリファレンスマニュアルをご照くださいPSoC 3, PSoC 4 or PSoC 5LP)

     

    カレントミラ回路が意した電流を提供するためには、トランジスタは飽和モドで動作している必要があります。そのためにはドレインス間電(DS) がゲス間電(GS) とスレッショルド電(TH) の差よりも大きくなること [ V(DS) > V(GS) - V(TH) ] が必要で、それは回路レベルでのヘッドルム電 (電源電と最大出力電の差) となりますので、結果として回路の出力範が制限されます。VDAC コンポネントデタシの、‘compliance voltage’ パラメタがヘッドルム電に相します。 VDAC/IDAC では出力電 VDDA - Vcompliance に制限されます

     

    IDAC の場合、Vcompliance が重要です。IDAC の電流範のどこにおいても出力電 (IDAC の負荷抵抗と IDAC の電流範の積が、 VDDA - Vcomplianceを超えないようにしなくてはいけません