路由PSoC 6的内部时钟至外部引脚 - KBA224493 (ZH)

[ChaitanyaV_61]

Version: **

问题: 对于PSoC^® 6, 如何将内部时钟路由至外部引脚作为其他用途？

回答: 对于所有的PSoC 6器件，时钟输出CLK_HF[4]均可以通过P0[0]和P0[5]路由至外部。所有的时钟源（IMO, ECO, EXTCLK, BLE ECO, ILO, PLIO, WCO, 数字信号）均可以通过内部时钟路径路由作为CLK_HF[4]的输入，因此从P0[0]或P0[5]可以直接（或者2/4/8分频）得到任意内部时钟的输出。

在PSoC Creator中将内部时钟路由至外部引脚的方法并不复杂：

1. 将待路由的内部时钟配置为CLK_HF[4]的时钟源，并选择一个合适的分频数值。
2. 拖放一个时钟组件并且选择CLK_HF[4]作为时钟组件的时钟源。
3. 拖放一个类型为Digital Output的引脚组件并将P0[0]或P0[5]分配至此组件。将此组件与上述时钟相连接。

图1. PSoC Creator中的时钟配置

对于拥有UDB资源的PSoC 6器件，有另一种方法通过UDB/DSI资源将CLK_HF路由至外部引脚。这里并不局限于P[0]或者P0[5]，任何外部引脚都可以。

图2展示了TopDesign中的原理图。

图2. Top Design原理图

注意：对于PSoC 6, P0[0]和P0[5]也作为EXT_CLK的默认分配引脚；如果P0[0]或P0[5]中一个用作了EXT_CLK引脚，另外一个可以用作时钟输出。

以下是在ModusToolbox™中将HF_CLK[4]分配至外部引脚的方法：

1. 双击Project Explorer -> 工程名称_config -> design.modus打开device configurator。
2. 在device configurator对话框内切换至pins标签页。
3. 任意选择P0[5]或者P0[0]。
4. 切换至parameters标签页，设置Drive Mode为Strong Drive. Input buffer off。
5. 在Terminals下，从下拉菜单中设置Digital Output为CLK_HF4 root_clk。

图3展示了device configurator中的设置。

图3. Device configurator配置